台湾专利TW201306128A 氧化物半導體膜、半導體裝置、及半導體裝置的製造方法

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
一種高可靠半導體裝置係藉由給予穩定電特性至電晶體加以製造，該電晶體中使用了氧化物半導體膜。在使用氧化物半導體膜作為主動層的電晶體中，微孔隙係設在鄰近一通道區域的源極區域及汲極區域。藉由在形成在氧化物半導體膜中形成的源極區域及汲極區域中設置微孔隙，含在氧化物半導體膜的通道區域中之氫可以被捕獲於微孔隙中。
公开号:TW201306128A
申请号:TW101108856
申请日:2012-03-15
公开日:2013-02-01
发明作者:Junichi Koezuka；Yuichi Sato；Shinji Ohno
申请人:Semiconductor Energy Lab；
IPC主号:H01L29-00

专利说明:
氧化物半導體膜、半導體裝置、及半導體裝置的製造方法
本發明關係於半導體裝置，其係設有一包含例如電晶體的半導體元件的電路。再者，本發明關係於用於該半導體裝置中之氧化物半導體膜。例如，本發明關係於電子裝置，其包含安裝在電源電路的電力裝置、包含記憶體、閘流體、轉換器、影像感應器或類似物之半導體積體電路、典型化為液晶顯示器的光電裝置、包含發光元件等之發光顯示裝置之任一作為元件。
在本說明書中，半導體裝置大致稱為可以利用半導體特性操作之裝置，電光裝置、發光顯示裝置、半導體電路、及電子裝置均包含在半導體裝置中。
形成在玻璃基材等之上的很多電晶體係使用非晶矽、多晶矽等如同在液晶顯示裝置所典型看到地製造。雖然包含非晶矽的電晶體具有低場效遷移率，但它們可以形成在較大玻璃基材之上。另一方面，雖然包含多晶矽的電晶體具有高場效遷移率，但它們並不適用以被形成在較大玻璃基材上。
除了使用矽形成之電晶體外，已經有一種使用氧化物半導體製造並應用至電子裝置或光學裝置的技術有很大吸引力。例如，藉由使用氧化鋅或In-Ga-Zn-O為主之氧化物作為氧化物半導體製造之電晶體並使用該電晶體用作為顯示器等之像素的切換元件的技術係揭示於專利文獻1及專利文獻2中。
在氧化物半導體中，作為施體的氫部份以釋放電子作為載體。當在氧化物半導體中之載體濃度變高時，形成在電晶體中之通道，而沒有電壓施加至閘極。即，電晶體的臨限電壓移位至負方向。很難在氧化物半導體中完全移除氫；因此，很困難控制臨限電壓。
在專利文獻3中，揭露當氫被加至氧化物半導體膜，氧化物半導體的導電率大小約由四增加至五數量級。再者，其揭示氫由與氧化物半導體膜接觸的絕緣膜擴散入氧化物半導體膜。
[參考文獻]
[專利文獻1]日本公開專利申請2007-123861案
[專利文獻2]日本公開專利申請2007-096055案
[專利文獻3]日本公開專利申請2008-141119案
本發明實施例之目的為提供一種氧化物半導體膜，其可以有效地捕獲氫。
本發明實施例之另一目的為製造高可靠半導體裝置，其中包含具有穩定電特性的氧化物半導體膜的電晶體。
本發明之實施例的技術想法係在氧化物半導體膜中形成微孔隙。
本發明實施例之另一技術想法為在使用氧化物半導體膜的電晶體中鄰近通道區域的源極區域及汲極區域中形成微孔隙。
已知氧化物半導體大致具有n-型導電率及在氧化物半導體膜中之氫部份作為施體並釋放電子作為載體。因此，使用氧化物半導體膜作為電晶體可能造成電晶體的臨限電壓以負方向移位。則有必要形成儘可能包含少的氫的氧化物半導體膜；然而，卻很困難抑制微量的氫的進入。
依據本發明實施例，在形成在氧化物半導體膜中之源極區域及汲極區域中設有微孔隙，使得包含在氧化物半導體膜中之通道區域中之氫可以被捕獲。
微孔隙可以藉由離子佈植或離子摻雜加以形成，其係使用至少具有高於等於1×10¹⁹cm^-3及低於或等於1×10²²cm^-3濃度的氮離子，高於或等於1×10²⁰cm^-3及低於3×10²²cm^-3濃度的氫離子、及高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3濃度的氧離子。
藉由設置微孔隙，可以提供能有效捕獲氫的氧化物半導體膜。
包含在通道區域中之氫係被捕獲於源極區域及汲極區域中，藉以給電晶體穩定特徵，其中使用氧化物半導體膜，因此，可以製造高可靠半導體裝置。
以下，本發明之實施例將詳細參考附圖加以描述。然而，本發明並不限於下述說明，及為熟習於本技藝者所了解，其模式及細節可以以各方式修改。因此，本發明並不限建構以限制為實施例之說明。在本發明之參考附圖之描述結構中，相同元件符號係用於不同圖中之相同部份。注意，相同劃線圖案係應用至類似元件，及類似元件在一些情況下並未以元件符號標示。
在描述本發明之前，於本說明書中所用之用語係簡要加以解釋。首先，當電晶體的源極與汲極之一係被稱為汲極，則另一者在說明書中被稱為源極。即，源極與汲極並未取決於電位位準加以區域分。因此，在本說明書稱為源極的一部份也可以稱為汲極。
一電壓在很多情況中為一給定電位與參考電位(即接地電位)的電位差。因此，電壓及電位可以彼此交互使用。
即使當在說明書中寫為“予以連接”，當在實際電路中未完成實體連接，只有配線延長而已。
注意，在此說明書中之例如“第一”及“第二”的次序數目係為方便使用，並不表示步驟的順序或膜層的堆疊順序。另外，在說明書中之序數並不表示指明本發明之特定名稱。 (實施例1)
在此實施例中，為本發明之一實施例之氧化物半導體的例子係參考圖30加以描述。
圖30為氧化物半導體膜3006的剖面圖。氧化物半導體膜3006具有微孔隙3010、及微孔隙3010包含氮、氫及氧之至少之一。
例如，對於氧化物半導體膜3006，可以使用In-Sn-Ga-Zn-O為主材料；In-Ga-Zn-O為主材料，In-Sn-Zn-O為主材料、In-Al-Zn-O為主材料、Sn-Ga-Zn-O為主材料、Al-Ga-Zn-O為主材料、或Sn-Al-Zn-O為主材料；In-Zn-O為主材料、Sn-Zn-O為主材料、Al-Zn-O為主材料、Zn-Mg-O為主材料、Sn-Mg-O為主材料、In-Mg-O為主材料或In-Ga-O為主材料；In-O為主材料；Sn-O為主材料；Zn-O為主材料或類似物。於此，例如，In-Ga-Zn-O為主材料表示氧化物包含銦(In)、鎵(Ga)、及鋅(Zn)，並對於原子比沒有特別限制。再者，In-Ga-Zn-O為主材料可以包含In、Ga及Zn以外的元素。在此時，氧化物半導體膜3006較佳包含較理想配比為多的氧數量。當氧的數量大時，可以抑制在氧化物半導體膜3006中氧缺乏所造成之載體的產生。
例如，當使用In-Zn-O為主材料作為氧化物半導體膜3006的例子時，原子比被設定使得In/Zn係於範圍由0.5至50，較佳由1至20，最好由3至15。當Zn的原子比在上述範圍中時，可以改良電晶體的場效遷移率。於此，當化合物的原子比為IN：Zn：O=X：Y：Z時，滿足關係式Z>1.5X+Y。
再者，為InMO₃(ZnO)_m(m>0)所表示之材料可以使用作為氧化物半導體膜3006。於此，M代表由Ga、Al、Mn及Co選出之一或多數金屬元素。例如，M可以為Ga、Ga及Al、Ga及Mn、Ga及Co或類似物。
設在氧化物半導體膜3006中之微孔隙具有相較於其周圍或空白空間為低之密度。微孔隙係實際為球區域，其直徑大於或等於0.1nm及小於或等於10nm，較佳大於或等於2nm及小於或等於7nm，或一區域，其中多數球形區域彼此重疊。例如，此一球形微孔隙其直徑為10nm可以捕獲1至2000氮分子，其直徑為0.375nm及氧分子，其直徑為0.364nm，及1至40000氫分子，其直徑為0.29nm。在氧化物半導體膜3006中，設有微孔隙之區域具有相較於其他未設有微孔隙的區域為低之密度。
例如氮、氧及氫的氣體分子可以被捕獲於設在氧化半導體膜3006中之微孔隙中。為了捕獲例如氮、氧及氫的氣體分子，例如可以在微孔隙形成後，以高於或等於200℃及低於或等於700℃、較佳高於或等於300℃及低於或等於650℃的溫度執行熱處理。
氧化物半導體膜3006係呈單晶狀態、多晶(也稱為多晶)狀態、非晶狀態等等。
氧化物半導體膜3006係較佳為CAAC-OS(c-軸對準結晶氧化物半導體)膜。
CAAC-OS膜並未完全單晶或完成非晶。CAAC-OS膜為具有結晶-非晶混合結構的氧化物半導體膜，其中非晶相包含結晶部份及非晶部份。注意在多數情況下，結晶部份配合在一方格內，方格之一側小於100nm。由以穿透電子顯微鏡(TEM)取得之觀察影像，在CAAS-OS膜中之非晶部份及結晶部份間之邊界並不清楚。再者，以TEM，在CAAC-OS膜中之晶粒邊界並未看到。因此，在CAAC-OS膜中，由於晶粒邊界，在電子遷移率中之減少被抑制。
在包含在CAAC-OS膜中之各個結晶部份中，c-軸係對準於平行於一形成有CAAC-OS膜的表面之法線向量，或該CAAC-OS膜表面的法線向量的方向，形成了三角或共角原子配置，其可以由該方向看係垂直於a-b平面，及金屬原子係被以分層方式排列，或金屬原子及氧原子係以分層方式排列，當由垂直於c-軸的方向看過去時。注意，在結晶部份中，一結晶部份的a-軸及b-軸方向可以與另一結晶部份不同。在此說明書中，簡單用語“垂直”包含範圍由85至95度。另外，簡單用語“平行”包含範圍由-5至5度。
在CAAC-OS膜中，結晶部份的分佈並不必然均勻。例如，在CAAC-OS膜的形成製程中，當由氧化物半導體膜的表面側發生長晶時，在部份情況下，氧化物半導體膜的表面附近中之結晶部份的比例係高於氧化物半導體膜形成的表面附近的部份。再者，當雜質被加入CAAC-OS膜時，在施加有雜質的區域之結晶部份在部份情況下變成非晶。
因為包含在CAAC-OS膜中之結晶部份的c-軸係對準於平行於CAAC-OS膜形成的表面的法線向量或CAAC-OS膜表面的法線向量的方向，所以，c-軸的方向可以取決於CAAC-OS膜的形狀(CAAC-OS膜形成表面的剖面形狀或CAAC-OS膜表面的剖面形狀)而彼此不同。注意，當形成CAAC-OS膜時，結晶部份的c-軸的方向係為平行於CAAC-OS膜形成的表面的法線向量或CAAC-OS膜表面的法線向量的方向。結晶部份係藉由膜形成或藉由例如在膜形成後執行例如熱處理的結晶化處理形成。
在電晶體中使用CAAC-OS膜，在由於可見光或紫外光的輻射的電晶體的電特性之變化可以降低。因此，電晶體為高可靠。
包含在CAAC-OS膜中之結晶部份更似乎形成在膜的表面的附近。包含微孔隙之氧化物半導體膜作為本發明之實施例在該膜中具有很多表面，藉以例如出現在CAAC-OS膜中之結晶部份被迅速取得。
注意氧化物半導體膜係藉由濺鍍法、電漿CVD法、脈衝雷射沈積法(PLD)、分子束磊晶法(MBE)、或蒸鍍法形成，隨後，微孔隙3010係藉由加入離子，使得氧化物半導體膜3006可以形成。對於離子加入，具有濃度高於或等於1×10¹⁹cm^-3及更低或等於1×10²²cm^-3的氮離子、具有濃度高於或等於1×10²⁰cm^-3及更低或等於3×10²²cm^-3的氫離子、或具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²² cm^-3的氧離子之至少之一係被使用。在加入氮離子或氧離子後，可以加入氫。氮離子、氫離子及/或氧離子的加入可以藉由離子佈植法或離子摻雜法執行，較佳使用離子摻雜法。例如，當被加入氮離子時，NH_X(X為自然數)離子可以藉由雜子摻雜法加入。離子摻雜法較佳係在於其使得時間較藉由離子佈植法所花時間為短。
再者，藉由以高於或等於200℃及低於或等於700℃的溫度執行熱處理，氫可以由氧化物半導體膜3006的內側及外側被捕獲於微孔隙3010中。
依據此實施例，具有微孔隙的氧化物半導體膜可以捕獲氫。
此實施例可以適當組合其他實施例加以實施。 (實施例2)
在此實施例中，為依據本發明實施例之半導體裝置的電晶體例係參考圖1A至1C加以描述。
圖1A為電晶體的俯視圖。在圖1A中之虛線A-B之剖面及在圖1A中之虛線C-D的剖面分別對應於在圖1B中之剖面A-B及在圖1C中之剖面C-D。
於此，描述在圖1B中之剖面A-B。
電晶體包含基材100、在基材100之上的閘極電極104、覆蓋該閘極電極104的閘極絕緣膜112、包含通道區域105、源極區域107a、及汲極區域107b的氧化物半導體膜106，在該閘極電極104之上，其間設有閘極絕緣膜112、及一對電極116，在該氧化物半導體膜106之上，以部份接觸氧化物半導體膜106。注意，較佳地在氧化物半導體膜106之上具有層間絕緣膜118，使得在氧化物半導體膜106中之通道區域105未外露。
氧化物半導體膜106可以具有與實施例1中所述之氧化物半導體膜3006相同的結構。
於此，藉由將具有濃度高於或等於1×10¹⁹cm^-3及低於或等於1×10²²cm^-3的氮離子、具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氫離子、及具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氧離子的至少之一加至氧化物半導體膜106的一部份，則一微孔隙係設在氧化物半導體膜106中。一阻罩可以形成在氧化物半導體膜106之上，以增加離子選擇性。
氧化物半導體膜106黏結至氫並可以形成作為載子的電子。因此，當氫在微孔隙中被捕獲時，在微孔隙旁之區域中之片電阻係由約1×10⁵歐姆每平方降低至1×10⁷歐姆每平方(較佳大約由1×10⁴歐姆每平方降低至1×10⁶歐姆每平方)，使得源極區域107a及汲極區域107b係被形成。再者，沒有微孔隙的其他區域係被形成作為通道區域105。
在此時，包含在通道區域105中之氫及與氧化物半導體膜106接觸的膜係被捕獲於源極區域107a及汲極區域107b之微孔隙中。因此，有可能儘量降低通道區域105及其附近的氫濃度，使得通道區域105為高度純化。
在通道區域105中之氫濃度係低於5×10¹⁸cm^-3、較佳低於或等於1×10¹⁸cm^-3、更好為低於或等於5×10¹⁷cm^-3、最好是小於或等於1×10¹⁶cm^-3。
於此，鹼金屬並不是包含在氧化物半導體中之元素，及因此為雜質。另外，鹼土金屬也是在鹼土金屬未包含在氧化物半導體中時為雜質。鹼金屬，尤其是在絕緣膜中之Na擴散於與氧化物半導體膜接觸，及Na變成Na⁺。另外，在氧化物半導體膜中，Na切割或進入在金屬及包含在氧化物半導體中之氧間之鍵結。結果，例如，由於臨限電壓移位於負方向或在遷效遷移率之降低，電晶體的常通狀態的電晶體特性的劣化發生。另外，在特徵中之變化也被造成。當在氧化物半導體膜中之氫濃度足夠低時，由於雜質顯著出現，在特性之變化及電晶體的特性劣化。因此，當在氧化物半導體膜中之氫濃度低於或等於1×10¹⁸cm^-3或小於或等於1×10¹⁷cm^-3時，雜質的濃度較佳被降低。明確地說，Na濃度的量測值係低於或等於5×10¹⁶cm^-3，較佳低於或等於1×10¹⁶cm^-3，更好為低於或等於1×10¹⁵cm^-3。另外，鋰(Li)濃度的量測值較佳5×10¹⁵/cm^-3或更低，更好為1×10¹⁵/cm^-3或更低。另外，鉀(K)濃度的量測值較佳係少於或等於5×10¹⁵cm^-3，較佳係少於或等於1×10¹⁵cm^-3。
上述電晶體的關斷狀態電流，其中通道區域105係被形成極端小。例如，通道長度為3μm及通道寬度為1μm的電晶體的關斷電流係小於或等於1×10^-18安，小於或等於1×10^-21安，或小於或等於1×10^-24安。
對於上述氧化物半導體膜106，例如，可以使用由In、Ga、Zn及Sn選出之包含兩或更多元素的材料。
至於氧化物半導體膜106，具有能帶隙2.5eV或更多，較佳為3.0eV或更多之能帶隙的材料係被選擇，以降低電晶體的關斷狀態電流。除了氧化物半導體膜外，其他具有能帶隙在上述範圍的半導體材料也可以使用。
對於閘極絕緣膜112及層間絕緣膜118，可以使用具有單層或堆疊層的氮化矽、氧化鋁、氧化鉿、氧化釔、氧化鋯及類似物。例如，閘極絕緣膜112及層間絕緣膜118可以以電漿CVD法、濺鍍法或類似法形成。至於各個閘極絕緣膜112及層間絕緣膜118，較佳使用氧為熱處理所釋放的膜。使用此膜，氧係為熱處理所釋放，在通道區域105中產生之缺陷可以修復及在電晶體電特性的劣化可以抑制。
在此實施例中，可以使用包含濃度高於或等於1×10²⁰ cm^-3及低於或等於3×10²²cm^-3的氫的絕緣膜作為閘極絕緣膜112及層間絕緣膜118。在傳統氧化物半導體膜被使用於通道區域的電晶體已經指出，在氧化物半導體膜附近的氫濃度需要儘可能地小。然而，藉由應用本發明之實施例，氫可以被捕獲於設有微孔隙的源極區域107a及汲極區域107b中。因此，即使具有高濃度氫的絕緣膜被使用作為閘極絕緣膜112及層間絕緣膜118，在源極區域107a及汲極區域107b中之電阻可以為氫所降低，該氫係由閘極絕緣膜112及層間絕緣膜118供給。此包含具有氫濃度高於或等於1×10²⁰cm^-3及小於或等於3×10²²cm^-3的絕緣膜可以藉由電漿CVD法形成在混合有矽烷及氧化氮的氣氛中。或者，絕緣膜可以藉由濺鍍法形成於混合有氬、氧及氫的氣氛中。
以熱處理釋放氧表示釋放氧的量係被轉換為大於或等於1.0×10¹⁸cm^-3的氧原子，較佳為大於或等於1.0×10²⁰cm^-3，於熱吸附頻譜儀(TDS)分析中。
於此，描述使用TDS分析之釋放氧數量的方法。
在TDS分析中之釋放氣體的量係成比例於離子強度的積分值。因此，釋放氣體的量可以由量測離子強度的積分值與標準取樣的參考值間之比例加以計算。標準取樣的參考值表示在樣品中包含預定原子密度與離子強度積分值之比例。
例如，由絕緣膜釋放之氧分子(N_O2)的數量可以發現為依據公式1，標準取樣的具有預定密度的包含氫的矽晶圓的TDS分析結果及所得膜的TDS分析結果。於此，所有具有由TDS分析取得之質量數32的氣體係被假設自氧分子起源。在假設CH₃OH似乎不會出現時，為具有32質量數之CH₃OH不會列入考量。再者，包含具有氧原子的同位素之質量數17或18的氧原子的氧分子也並不列入考量，因為此分子在自然界比例很小。
N_O2=N_H2/S_H2×S_O2×α (公式1)
N_H2為由標準取樣解吸之氫分子數轉換為密度所取得之值。S_H2為當標準取樣受到TDS分析時，離子強度的積分值。於此，標準取樣的參考值係被設定為N_H2/SH₂。S_O2為當絕緣膜受到TDS分析時的離子強度的積分值。α為影響TDS分析中之離子強度的係數。參考日本公開專利申請H06-275697案有關公式1的細節。注意絕緣膜所釋放的氧數量係以為ESCO有限公司所生產的EMD-WA1000S/W熱解吸頻譜儀，使用含1×10¹⁶cm^-3的氫原子的矽晶圓作為標準樣品加以量測。
再者，在TDS分析中，氧部份被檢測為氧原子。氧分子與氧原子的比例可以由氧分子的離子化率計算。注意，因為上述α包含氧分子的離子化率，所以釋放氧原子的數量也可以透過釋放氧分子的數量的評估加以計算。
注意N_O2為釋放氧分子數量。釋放氧當被轉換為氧原子時的數量係為釋放氧分子數量的兩倍。
在上述結構中，為熱處理所釋放的氧的膜可以為過量氧的氧化矽(SiO_X(X>2))。在過量氧的氧化矽(SiO_X(X>2))中，每單位體積的氧數量係大於每單位體積的矽原子數量的兩倍。每單位體積的矽原子的數量及氧原子的數量係由Rutherford回散射頻譜儀(RBS)加以量測。
氧係由閘極絕緣膜112及層間絕緣膜118所供給至通道區域105，藉以在通道區域105與閘極絕緣膜112間之界面狀態密度，及在通道區域105與層間絕緣膜118間之界面狀態密度可以降低。結果，捕獲在通道區域105與在閘極絕緣膜112間之界面與在通道區域105與層間絕緣膜118間之界面的載體可以被抑制，及因此可以取得在電特性上具有較少劣化的電晶體。
再者，在部份例子中，由於在通道區域105中之氧缺乏，產生電荷。通常，在氧化物半導體膜中之氧空位的部份作為施體並造成為載體的電子的釋放。結果，電晶體的臨限電壓移位向負方向。氧係由閘極絕緣膜112或層間絕緣膜118所足夠地供給至通道區域105，藉以造成臨限電壓負移位的在通道區域105中之氧空位可以減少。
換句話說，為熱處理所釋放的氧的膜係被設置用於閘極絕緣膜112或層間絕緣膜118，在通道區域105與閘極絕緣膜112間之界面的界面狀態密度及在通道區域105與層間絕緣膜118間之界面間之界面狀態密度及在通道區域105中之氧空位可以降低。即，捕獲在通道區域105與閘極絕緣膜112間之界面或在通道區域105與層間絕緣膜118間之界面的載體的影響可以降低。
因此，電晶體的臨限電壓可以由於各種理由移位於負方向。因此，較佳的，在通道區域105中之氫濃度被降低，同時，減少氧缺乏。
對於基材100沒有特定限制，只要其具有熱阻抗足以忍受至少隨後執行熱處理即可。例如，可以使用玻璃基材、陶瓷基材、石英基材、或藍寶石基材作為基材100。或者，由矽、碳化矽等等作成之單晶半導體基材或多晶半導體基材、由矽鍺等作成之化合物半導體基材、絕緣層上有矽(SOI)基材等可以被使用作為基材100。或者，這些基材之任一被設有一半導體元件，可以被使用作為基材100。
撓性基材也可以使用作為基材100。在此時，電晶體可以直接形成在該撓性基材上。注意，為了在撓性基材上提供電晶體，也需要一方法，其中一電晶體係被形成在非撓性基材上，及該電晶體係被分開並轉移至為撓性基材的基材100上。在此時，較佳一分離層係被設在該非撓性基材與該電晶體之間。
閘極電極104可以形成以具有單層結構或堆疊結構，使用以下材料之至少之一：Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ag、Ta及W；這些元素之任一的氮化物、這些元素之任一的氧化物、及這些元素之任一的合金。再者，當氧化物被使用作為閘極電極104時，氧化物可以包含氮，其係大於或等於5×10¹⁹cm^-3及小於或等於20原子%，較佳大於或等於1×10²⁰cm^-3及小於或等於7原子%。例如，可以使用包含氮高於或等於1×10²⁰cm^-3及低於或等於7at.%及也包含In、Ga及Zn的氧化物膜。因為氧化物膜具有高於金屬膜的較高電阻，當使用氧化物膜作為閘極電極104時，較佳地使用氧化物膜與低電阻膜之堆疊結構，具有10歐姆每平方或低之片電阻，以降低整個閘極電極104的電阻。為單位cm^-3所代表的濃度可以為二次離子質譜儀(SIMS)量化，及為單位原子%所代表的濃度可以為X射線光電子頻譜儀(XPS)量化。
在圖1A至1C中，閘極電極104係在長度及寬度上大於氧化物半導體膜106，使得在氧化物半導體膜106中之由於光的電荷的劣化與產生係抑制；然而，本發明並不限於此結構。例如，氧化物半導體膜106可以在俯視圖中在長度與寬度上大於閘極電極104。
該對電極116可以以單層結構或使用用於閘極電極104的金屬膜、金屬氮化物膜、金屬氧化物膜、合金膜等等之堆疊結構形成。
當含Cu的膜係被用作為該對電極116時，配線的電阻可以減少，且即使在大型顯示裝置中之配線延遲等之產生可以被降低。當使用Cu作為該對電極116時，黏著係取決於基材100的材料；在此情況中，較佳地，利用使用對基材100具有較佳黏著特性的膜的堆疊層結構。可以使用包含有Ti、Mo、Mn、Al等之膜作為對基材100有高黏著力的膜。例如，可以使用Cu-Mn-Al合金。
再者，將參考圖14A至14D描述示於圖1A至1C的電晶體的製造方法。
首先，導電膜藉由濺鍍法、蒸鍍法等形成在基材100之上，並被處理以形成閘極電極104。再者，形成涵蓋閘極電極104的閘極絕緣膜112(見圖14A)。
再者，氧化物半導體膜係被形成在閘極電極104，在其間設有閘極絕緣膜112，並被處理以形成氧化物半導體膜106(見圖14B)。
然後，阻罩等係被形成在氧化物半導體膜106上，及至少具有濃度高於或等於1×10¹⁹cm^-3及低於或等於1×10²²cm^-3的氮離子、具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氫離子、及具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氧離子的至少之一係被加入氧化物半導體膜106的一部份。藉由該加入，在氧化物半導體膜106的部份中形成微孔隙。然後，以高於或等於200℃及低於或等於700℃的溫度，較佳高於或等於300℃及低於或等於650℃的溫度於其上執行熱處理，使得氫係被捕獲於該微孔隙中。以此方式，通道區域105、源極區域107a、及汲極區域107b係被形成(見圖14C)。
再者，導電膜係藉由濺鍍法、蒸鍍法等形成，並被處理以形成一對電極116以予以與氧化物半導體膜106的部份接觸。再者，層間絕緣膜118也可以形成在氧化物半導體膜106與該對電極116之上(見圖14D)。
如上所述，一微孔隙可以藉由將一離子加入至氧化物半導體膜106的一部份加以形成，及氫可以藉由熱處理被捕獲於該微孔隙中，藉以在該微孔隙中之形成區域附近中之電阻被降低，以形成源極區域107a及汲極區域107b。在同時，氫係由氧化物半導體膜106中之源極區域107a及汲極區域107b以外之區域中移除，以形成為高純化之通道區域105。因此，可以製造穩定電特性的高可靠半導體裝置，其中電晶體的關斷狀態電流極端地小。
透過上述製程，示於圖1A至1C的電晶體可以被製造。
此實施例可以與其他實施例之適當組合加以實現。 (實施例3)
在此實施例中，描述具有與實施例2所述之電晶體不同結構的電晶體。
圖2A至2C為該電晶體的俯視圖及剖面圖。在圖2A中之虛線A-B的剖面及在圖2A中之虛線C-D的剖面分別對應於在圖2B中之剖面A-B及在圖2C中之剖面C-D。
在圖2B中之剖面A-B係被詳述如下。
電晶體包含基材100、閘極電極104在該基材100之上、閘極絕緣膜112覆蓋該閘極電極104、一對電極216在閘極絕緣膜112之上、及包含通道區域205、源極區域207a、及汲極區域207b的氧化物半導體206，其係在具有閘極絕緣膜112設在其間之閘極電極104之上並部份接觸該對電極216。注意，在閘極絕緣膜112的層間絕緣膜218、該對電極216、及該氧化物半導體膜206較佳係被設置，使得氧化物半導體膜206並未外露。於此，該對電極216、氧化物半導體膜206、及層間絕緣膜218可以分別參考在實施例2中所示之該對電極116、氧化物半導體膜106、及層間絕緣膜118。
源極區域207a及汲極區域207b係參考在實施例2中所述之源極區域107a及汲極區域107b。即，藉由將具有濃度高於或等於1×10¹⁹cm^-3及小於或等於1×10²²cm^-3的氮離子、具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氫離子、及具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氧離子之至少之一係被加入部份之氧化物半導體膜206，一微孔隙係被設在氧化物半導體膜206中，及藉由在微孔隙中捕獲氫，形成源極區域207a及汲極區域207b。再者，氫係由氧化物半導體膜206之在源極區域207a及汲極區域207b以外的區域移除，使得為高純化的通道區域205可以形成。
在圖2A至2C中，閘極電極104係在長度及寬度大於氧化物半導體膜206，使得由於光的電荷的劣化及產生在氧化物半導體膜206中被抑制；然而，本發明並不限於此結構。例如，氧化物半導體膜206在俯視圖上於長度及寬度上可以大於閘極電極104。
再者，參考圖15A至15D描述示於圖2A至2C所示之電晶體的製造方法。
首先，導電膜藉由濺鍍法、蒸鍍法等被形成在基材100之上，並被處理以形成閘極電極104。然後，形成覆蓋閘極電極104的閘極絕緣膜112。再者，藉由濺鍍法、蒸鍍法等一導電膜被形成在閘極絕緣膜112之上，並被處理以形成該對電極216(見圖15A)。
再者，氧化物半導體膜被形成在閘極電極104之上，其間設有閘極絕緣膜112，並被處理以形成氧化物半導體膜206，其係部份接觸該對電極216(見圖15B)。
然後，阻罩等係被形成在氧化物半導體膜206之上，及具有濃度高於或等於1×10¹⁹cm^-3及低於或等於1×10²² cm^-3的氮離子、具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氫離子、及具有濃度高於或等於1×10²⁰ cm^-3及低於或等於3×10²²cm^-3的氧離子的至少之一係被加至部份的該氧化物半導體膜206。藉由該加入，孔隙可以形成在部份之該氧化物半導體膜206中。然後，以高於或等於200℃及低於或等於700℃的一溫度、較佳高於或等於300℃及低於或等於650℃的溫度於其上執行熱處理，藉以氫可以在微孔隙中捕獲。以此方式，通道區域205、源極區域207a、及汲極區域207b係被形成(見圖15C)。
再者，層間絕緣膜218可以形成在氧化物半導體膜206與該對電極216之上(見圖15D)。
透過上述製程，可以製造如圖2A至2C所示之電晶體。
此實施例可以適當組合其他實施例加以實現。 (實施例4)
在此實施例中，將描述具有與實施例2及3所述電晶體結構不同的電晶體。
圖3A至3C為一電晶體的俯視圖及剖面圖。在圖3A中之虛線A-B的剖面圖及沿著圖3A中之虛線C-D之剖面圖係分別對應於圖3B中之剖面A-B及圖3C的剖面C-D。
在圖3B中之剖面A-B係詳細說明如下。
電晶體包含基材100、在基材100之上的基礎絕緣膜302、包含通道區域305、源極區域307a及汲極區域307b之氧化物半導體膜306在基礎絕緣膜302之上、一對電極316，其係在氧化物半導體膜306之上並部份接觸氧化物半導體膜306、閘極絕緣膜312在該氧化物半導體膜306及該對316之上、及閘極電極304在該氧化物半導體膜306之上，其間設有閘極絕緣膜312。注意，並不必然設有基礎絕緣膜302，這係取決於基材100的表面狀況而定。於此，該對電極316、氧化物半導體膜306、閘極電極304、及閘極絕緣膜312可以分別參考在實施例2中所述之該對電極116、氧化物半導體膜106、閘極電極104、及閘極絕緣膜112。
源極區域307a及汲極區域307b係參考在實施例2中所描述之源極區域107a及汲極區域107b。即，藉由加入具有濃度高於或等於1×10¹⁹cm^-3及低於或等於1×10²²cm^-3之氮離子、濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氫離子、及濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氧離子的至少之一至氧化物半導體膜306的一部份，一微孔隙係設在該氧化物半導體膜306中，及藉由在微孔隙中捕獲氫，則形成源極區域307a及汲極區域307b。再者，氫係由氧化物半導體膜306中之源極區域307a及汲極區域307b以外之區域移除，使得可以形成高純度的通道區域305。
再者，基礎絕緣膜302可以具有與閘極絕緣膜312相同的結構。
在圖3A至3C中，閘極電極304係在長度及寬度上大於氧化物半導體膜306，使得在氧化物半導體膜306中由於光的電荷的劣化與產生被抑制。然而，本發明並不限於此結構。例如，氧化物半導體膜306可以在俯視圖中之長度及寬度大於閘極電極304。
再者，參考圖16A至16D描述例示於圖3A至3C中之電晶體的製造方法。
首先，基礎絕緣膜302係被形成在基材100之上。再者，一氧化物半導體膜係被形成在基礎絕緣膜302之上，並被處理以形成氧化物半導體膜306(見圖16A)。注意，並不必然設有基礎絕緣膜302，這係取決於基材100的表面狀態而定。
然後，阻罩等係被形成在氧化物半導體膜306之上及具有濃度高於或等於1×10¹⁹cm^-3及低於或等於1×10²²cm^-3的氮離子、具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氫離子、及具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氧離子之至少之一係被加入一部份的氧化物半導體膜306。藉由該加入，微孔隙係被形成在部份該氧化物半導體膜306中。然後，以高於或等於200℃及低於或等於700℃的溫度、較佳高於或等於300℃及低於或等於650℃之溫度於其上執行熱處理，藉以將氫捕獲於該微孔隙中。以此方式，通道區域305、源極區域307a及汲極區域307b被形成(見圖16B)。
再者，導電膜藉由濺鍍法、蒸鍍法等形成在氧化物半導體膜306之上，並被處理以形成該對電極316，其係部份接觸氧化物半導體膜306(見圖16C)。
然後，閘極絕緣膜312係被形成在該氧化物半導體膜306與該對電極316之上。再者，導電膜係藉由濺鍍法、蒸鍍法等形成，並被處理以形成閘極電極304與氧化物半導體膜306重疊，其間插入有閘極絕緣膜312(見圖16D)。
透過上述製程，示於圖3A至3C的電晶體可以被製造。
此實施例可以適當組合其他實施例加以實現。 (實施例5)
在此實施例中，描述在實施例4中所述之電晶體部份不同結構的電晶體。
圖4A至4C為電晶體的俯視圖及剖面圖。在圖4A中之虛線A-B的剖面圖及在圖4A中之虛線C-D的剖面圖分別對應於圖4B之剖面A-B及圖4C中之剖面C-D。
在圖4B中之剖面A-B係詳述如下。
電晶體包含基材100、在基材100之上的基礎絕緣膜302、包含區域405a、區域405b、區域405c、區域407a、及區域407b的氧化物半導體膜406於基礎絕緣膜302之上，一對電極316，其係在該氧化物半導體膜406之上並部份接觸氧化物半導體膜406，在該氧化物半導體膜406及該對電極316之上的312、及未重疊該對電極316但在氧化物半導體膜406之上的閘極電極404，及閘極絕緣膜312係設在其間。注意，並不必然設有基礎絕緣膜302，其係取決於基材100的表面狀況而定。氧化物半導體膜406及閘極電極404係參考實施例2所述之氧化物半導體膜106及閘極電極104。
區域407a及區域407b各個具有高於或等於等各個於實施例2中所述之源極區域107a及汲極區域107b及低於或等於各個區域405a、區域405b及區域405c的片電阻。藉由將具有濃度高於或等於1×10¹⁹cm^-3及低於或等於1×10²²cm^-3的氮離子、具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氫離子、及具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氧離子之至少之一加入一部份之氧化物半導體膜406，則微孔隙係設在該氧化物半導體膜406中，及藉由在微孔隙中捕獲氫，則區域407a及區域407b被形成。再者，氫係由在氧化物半導體膜406之區域407a及區域407b(區域405a、區域405b、及區域405c)以外之區域移除，使得可以形成高純度的通道區域。
區域407a及區域407b的電阻係高於實施例2中所述之源極區域107a及汲極區域107b，及低於區域405a、區域405b、及區域405c之任一濃度，藉以由熱載體等所造成之劣化可以被抑制，即使當電晶體被縮小時，並可降低短通道作用。
再者，參考圖17A至17D描述示於圖4A至4C的電晶體的製造方法。
首先，基礎絕緣膜302被形成在基材100之上。再者，氧化物半導體膜被形成在基礎絕緣膜302之上並被處理以形成氧化物半導體膜406(見圖17A)。注意，並不必然設有基礎絕緣膜302，這係取決於基材100的表面狀況而定。
再者，導電膜藉由濺鍍法、蒸鍍法等被形成在氧化物半導體膜406之上，並被處理以形成該對電極316(見圖17B)。
然後，閘極絕緣膜312係被形成在氧化物半導體膜406與該對電極316之上。再者，導電膜藉由濺鍍法、蒸鍍法等被形成在其上，並被處理以成閘極電極404，其重疊氧化物半導體膜406，其間設有閘極絕緣膜312並未與該對電極316重疊(見圖17C)。
然後，使用閘極電極404與該對電極316作為遮罩，具有濃度高於或等於1×10¹⁹cm^-3及低於或等於1×10²²cm^-3的氮離子、具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氫離子、及具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氧離子的至少之一係被加入一部份之氧化物半導體膜406。藉由該加入，微孔隙可以被形成在部份之該氧化物半導體膜406中。然後，以高於或等於200℃及低於或等於700℃的溫度，較佳高於或等於300℃及低於或等於650℃的溫度在其上執行熱處理，藉以在微孔隙中捕獲氫。以此方式，區域405a、區域405b、區域405c、區域407a及區域407b被形成(見圖17D)。
透過上述製程，可以製造示於圖4A至4C的電晶體。
該實施例可以適當組合其他實施例加以實現。 (實施例6)
在此實施例中，描述具有與實施例2至5所述電晶體結構不同的電晶體。
圖5A至5C為電晶體的俯視圖與剖面圖。在圖5A中之虛線A-B的剖面圖及在圖5A之虛線C-D中之剖面圖分別對應於在圖5B之剖面A-B及在圖5C中之剖面C-D。
在圖5B中之剖面A-B係詳述如下。
電晶體包含基材100、在基材100之上的基礎絕緣膜302、在基礎絕緣膜302之上的一對電極516、包含通道區域505、源極區域507a、及汲極區域507b的氧化物半導體膜506，其係在該對電極516之上並部份接觸該對電極516、在氧化物半導體膜506與該對電極516之上的閘極絕緣膜512、及在氧化物半導體膜506之上的閘極電極504，其間設有閘極絕緣膜512。注意並不必然設有基礎絕緣膜302，這係取決於基材100的表面狀況而定。於此，該對電極516、氧化物半導體膜506、閘極電極504、及閘極絕緣膜512可以分別參考在實施例2中所述之該對電極116、氧化物半導體膜106、閘極電極104、及閘極絕緣膜112。
於此，源極區域507a及汲極區域507b係參考描述於實施例2中之源極區域107a及汲極區域107b。即，藉由加入具有濃度高於或等於1×10¹⁹cm^-3及低於或等於1×10²²cm^-3的氮離子、具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氫離子、及具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氧離子之至少之一至一部份的氧化物半導體膜506，及藉由在該微孔隙捕獲氫，則源極區域507a及汲極區域507b被形成。再者，氫係由氧化物半導體膜506之源極區域507a及汲極區域507b以外之區域移除，使得可形成高純度的通道區域505。
在圖5A至5C中，閘極電極504在長度及寬度上係大於氧化物半導體膜506，使得在氧化物半導體膜506中由於光的電荷的劣化及產生被抑制。然而，本發明並不限於此結構。再者，氧化物半導體膜506可以在俯視圖中於長度及寬度上大於閘極電極504。
再者，參考圖18A至18D描述示於圖5A至5C的電晶體的製造方法。
首先，基礎絕緣膜302係被形成在基材100之上。再者，導電膜係藉由濺鍍法、蒸鍍法、或類似法形成在基礎絕緣膜302之上並被處理以形成該對電極516(見圖18A)。注意，並未必然設有基礎絕緣膜302，其係取決於基材100的表面狀況而定。
再者，形成氧化物半導體膜，並被處理以形成氧化物半導體膜506，其係部份接觸該對電極516(見圖18B)。
然後，一阻罩或類似物係被形成在氧化物半導體膜506之上及具有濃度高於或等於1×10¹⁹cm^-3及低於或等於1×10²²cm^-3的氮離子、具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氫離子、及具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氧離子的至少之一係被加入一部份之氧化物半導體膜506。藉由該加入，微孔隙可以被形成在部份之該氧化物半導體膜506中。然後，以高於或等於200℃及低於或等於700℃的溫度，較佳高於或等於300℃及低於或等於650℃的溫度在其上執行熱處理，藉以在微孔隙中捕獲氫。以此方式，通道區域505、源極區域507a、及汲極區域507b被形成(見圖18C)。
然後，閘極絕緣膜512係被形成在氧化物半導體膜506及該對電極516之上。再者，導電膜係被藉由濺鍍法、蒸鍍法或類似法形成在其上，並被處理以形成重疊該氧化物半導體膜506的閘極電極504，並具有閘極絕緣膜512設於其間(見圖18D)。
透過上述製程，可以製造在圖5A至5C所示之電晶體。
此實施例可以適當組合其他實施例實現。 (實施例7)
在此實施例中，描述結構上不同於實施例2至6所述之電晶體。
圖6A至6C為在本發明一實施例中之半導體裝置中之電晶體的俯視圖及剖面圖。在圖6A中之沿著虛線A-B之剖面圖及沿著在圖6A中之虛線C-D之剖面分別對應於在圖6B中之剖面A-B及在圖6C中之剖面C-D。
在圖6B中之剖面A-B係詳述如下。
該電晶體包含：基材100、在該基材100之上的基礎絕緣膜302、包含通道區域605、源極區域607a、及在該基礎絕緣膜302上之汲極區域607b的氧化物半導體膜606、及在該氧化物半導體膜606之上的閘極絕緣膜612、與該通道區域605重疊的閘極電極604，其間內置有閘極絕緣膜612、在該氧化物半導體606與閘極電極604之上的層間絕緣膜618、及一對電極616，其係透過形成在該閘極絕緣膜612與層間絕緣膜618中之開口部份，與氧化物半導體膜606接觸。注意並不必然設有該基礎絕緣膜302，這係取決於基材100的表面狀況而定。於此，該對電極616、氧化物半導體膜606、閘極電極604、層間絕緣膜618、及閘極絕緣膜612可以分別參考在實施例2中所述之該對電極116、氧化物半導體膜106、閘極電極104、層間絕緣膜118、及閘極絕緣膜112。
雖然未示出，但閘極絕緣膜612與閘極電極604可以由俯視圖看出實質具有相同形狀。該形狀可以藉由一起使用一遮罩處理閘極電極604及閘極絕緣膜612加以取得。或者，該形狀可以藉由使用閘極電極604作為遮罩處理閘極絕緣膜612加以取得。
在圖6A至6C中，雖然當由以上看出該設在閘極絕緣膜612與層間絕緣膜618中之開口部份的形狀具有圓形，但本發明並不限於此。對於開口部份的形狀並沒有特別限制，只要該開口部份曝露源極區域607a及汲極區域607b即可。
由以上看出通道區域605與閘極電極604可以具有大致相同的形狀。此形狀係藉由使用閘極絕緣膜612或閘極電極604作為遮罩，而形成氧化物半導體膜606的源極區域607a及汲極區域607b加以取得。於此閘極電極604被使用作為遮罩，及具有濃度高於或等於1×10¹⁹cm^-3及低於或等於1×10²²cm^-3的氮離子、具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氫離子、及具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氧離子的至少之一係被加入一部份之氧化物半導體膜406。藉由該加入，微孔隙可以被設在該氧化物半導體膜606中，及氫係被捕獲於微孔隙中，使得源極區域607a及汲極區域607b被形成。同時，氫係由源極區域607a及汲極區域607b以外的氧化物半導體膜606的區域外移除，使得可以形成高純度之通道區域605。
再者，參考圖19A至19D描述於圖6A至6C中之電晶體的製造方法。
首先，基礎絕緣膜302係被形成在基材100之上。再者，氧化物半導體膜被形成在基礎絕緣膜302之上並被處理以形成氧化物半導體膜606(見圖19A)。注意，並不必然設有基礎絕緣膜302，其係取決於基材100的表面狀況而定。
再者，閘極絕緣膜612係藉由濺鍍法、蒸鍍法或類似法形成。然後，藉由濺鍍法、蒸鍍法或類似法形成導電膜。阻罩或類似物係被形成在該導電膜上，及導電膜被處理，藉以形成閘極電極604(見圖19B)。注意在形成閘極電極604之後，閘極電極604的寬度可以藉由電漿處理或化學處理而縮小。
然後，以使用閘極電極604作為遮罩，具有濃度高於或等於1×10¹⁹cm^-3及低於或等於1×10²²cm³的氮離子、具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氫離子、及具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氧離子的至少之一係被加入一部份之氧化物半導體膜606。藉由該加入，微孔隙可以被形成在部份之該氧化物半導體膜606中。然後，以高於或等於200℃及低於或等於700℃的溫度，較佳高於或等於300℃及低於或等於650℃的溫度在其上執行熱處理，藉以在微孔隙中捕獲氫。以此方式，形成通道區域605、源極區域607a、及汲極區域607b(見圖19C)。
再者，層間絕緣膜618係被形成在氧化物半導體膜606與閘極電極604之上，及源極區域607a及汲極區域607b的外露部中係形成有開口部份於閘極絕緣膜612及層間絕緣膜618中。然後，導電膜係藉由濺鍍法、蒸鍍法或類似法加以形成，並被處理以形成該對電極616，其係與氧化物半導體膜606接觸(見圖19D)。
在圖19A至19D中，雖然當由以上看出設在閘極絕緣膜612與層間絕緣膜618中之開口部份的形狀具有圓形，但本發明並不限於此。對於開口部份的形狀並沒有特定限制，只要該等開口曝露出源極區域607a及汲極區域607b即可。
透過上述製程，可以製造圖6A至6C的電晶體。
此實施例可以適當地組合其他實施例加以實現。 (實施例8)
在此實施例中，將描述與實施例2-7所述之電晶體結構不同的電晶體。
圖7A至7C為電晶體的俯視圖及剖面圖。沿著圖7A之虛線A-B之剖面圖與沿著圖7A之虛線C-D之剖面圖分別對應於在圖7B之剖面A-B及圖7C的剖面C-D。
圖7B之剖面A-B係詳述如下。
電晶體包含：基材100、在基材100之上的閘極電極704、覆蓋閘極電極704的閘極絕緣膜712、包括通道區域705、源極區域707a、及汲極區域707b於閘極電極704之上的氧化物半導體膜706，其間設有閘極絕緣膜712，在氧化物半導體膜706之上的層間絕緣膜718及包含開口部份的閘極絕緣膜712，開口部外露有源極區域707a及汲極區域707b，及一對電極716，其透過設在層間絕緣膜718中之開口部份與氧化物半導體膜706接觸。於此，該對電極716、氧化物半導體膜706、閘極電極704、層間絕緣膜718、及閘極絕緣膜712係分別參考於實施例2中所述之氧化物半導體膜106、閘極電極104、層間絕緣膜118、及閘極絕緣膜112。
在圖7A至7C中，由上方看閘極電極704及通道區域705具有實質相同形狀，然而，本發明並不限於此。閘極電極704及通道區域705可以彼此有不同形狀。
於此，一阻罩或類似物被使用，及具有濃度高於或等於1×10¹⁹cm^-3及低於或等於1×10²²cm^-3的氮離子、具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氫離子、及具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氧離子的至少之一係被加入氧化物半導體膜706，藉以該氧化物半導體膜706設有微孔隙，及氫被捕獲於該微孔隙中，使得源極區域707a及汲極區域707b被形成。同時，氫係由氧化物半導體膜706除了源極區域707a及汲極區域707b以外之區域移除，以形成具有高純度的通道區域705。該阻罩或類似物係為回曝技術使用閘極電極704作為遮罩加以形成。在此時，可以減少源極區域707a與閘極電極704重疊的區域及汲極區域707b與閘極電極704重疊的區域，因此，降低寄生電容，使得電晶體的操作速度可以增加。另外，用以形成阻罩的光罩數目可以減少，藉以降低電晶體的製造成本，這係較佳的。
再者，參考圖20A至20D描述示於圖7A至7C的電晶體的製造方法。
首先，導電膜係藉由濺鍍法、蒸鍍法或類似法形成在基材100之上，並被處理以形成閘極電極704。然後，形成覆蓋閘極電極704的閘極絕緣膜712(見圖20A)。
再者，形成氧化物半導體膜，並被處理以形成氧化物半導體膜706(見圖20B)。
然後，使用阻罩，以具有濃度高於或等於1×10¹⁹cm^-3及低於或等於1×10²²cm^-3的氮離子、具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氫離子、及具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氧離子的至少之一係被加入一部份之氧化物半導體膜706。藉由該加入，微孔隙可以被形成在部份之該氧化物半導體膜706中。然後，以高於或等於200℃及低於或等於700℃的溫度，較佳高於或等於300℃及低於或等於650℃的溫度在其上執行熱處理，藉以在微孔隙中捕獲氫。以此方式，形成通道區域705、源極區域707a、及汲極區域707b(見圖20C)。
再者，層間絕緣膜718係被形成在氧化物半導體膜706與閘極絕緣膜712之上，及曝露有源極區域707a及汲極區域707b的開口部份被形成。然後，導電膜係藉由濺鍍法、蒸鍍法、或類似法被形成，及導電膜被處理以形成該對電極716，其係與氧化物半導體膜706接觸(見圖20D)。
透過上述製程，製造示於圖7A至7C的電晶體。
此實施例可以適當組合其他實施例加以實現。 (實施例9)
在此實施例中，描述使用實施例2至8中所述之任一電晶體製造液晶顯示器。注意，一例子中係本發明之一實施例應用至此實施例所述之液晶顯示器，然而，本發明並不限於此實施例。例如，本發明的一實施例應用至電致發光(EL)顯示裝置，其係可以迅速為熟習於本技藝者所了解。
圖8為主動矩陣液晶顯示裝置的電路圖。該液晶顯示裝置包含源極線SL_1至SL_a、閘極線GL_1至GL_b，及多數像素2200。像素2200各個包含電晶體2230、電容2220、及液晶元件2210。多數像素2200，具有此一結構，以形成液晶顯示裝置的像素部份。在此時，源極線或閘極線係被簡單地描述，其標示為源極線SL或閘極線GL。
實施例2至8中所述之任一電晶體可以使用作為電晶體2230。此一氧化物半導體係被使用作為本發明一實施例之任一電晶體，該電晶體具有優良電特性，藉以提供高影像品質的顯示裝置。
閘極線GL係被連接至電晶體2230的閘極、源極線SL係被連接至電晶體2230的源極電極、及電晶體2230的汲極電極係被連接至電晶體2220的電容電極及液晶元件2210的一像素電極。電容2220的另一電容電極及液晶元件2210的另一像素電極係連接至一共同電極。注意，共同電極可以使用與閘極線GL相同材料形成在與閘極線GL相同的層中。
再者，閘極線GL係連接至閘極驅動器電路。閘極驅動器電路可以包含實施例2至8中所述之任一電晶體。
源極線SL係連接至源極驅動器電路。源極驅動器電路可以包含實施例2至8中所述之任一電晶體。
注意，閘極驅動器電路或源極驅動器電路之任一或兩者可以分開形成或使用例如晶片在玻璃上(COG)、打線或自動帶式黏結(TAB)之方法連接。
此一電晶體容易為靜電或類似物所破壞，較佳設有保護電路。保護電路較佳使用非線性元件形成。
當施加至閘極線GL的電壓高於或等於電晶體2230的臨限電壓時，由源極線SL供給之電荷流動作為電晶體2230的汲極電流並被儲存於電容2220中。在執行一列的充電後，該列的電晶體2230被關斷，及電壓並未為該源極線SL所給予。然而，必要電壓可以為儲存在電容2220中之電荷所保持。然後，在下列中之電容2220被充電。以此方式，用於第一列至第b列的充電被執行。
當使用小關斷狀態的電晶體作為電晶體2230時，電壓可以保持的時間可以加長。藉由此作用，當顯示具有小動作的影像(包含靜止影像)時，顯示重寫頻率可以被降低，因此，可能進一步降低功率消耗。再者，電容2220的電容值可以進一步降低；因此，充電的功率消耗可以降低。
如上所述，依據本發明之一實施例，可以提供具有高影像品質及低功率消耗的液晶顯示裝置。
此實施例可以適當組合其他實施例加以實現。 (實施例10)
在此實施例中，將描述使用實施例2至8所述之電晶體製造半導體記憶體裝置的例子。
揮發性半導體記憶體裝置的典型例子包含動態隨機存取記憶體(DRAM)，其儲存資料，使得包含在記憶體元件中之電晶體被選擇及電荷被累積於電容中，及靜態隨機存取記憶體(SRAM)，則使用例如正反器之電路儲存資料。
非揮發性半導體記憶體裝置的典型例子包含快閃記憶體，其在一電晶體的閘極與通道形成區域之間有一點並藉由將電荷保存於該節點而儲存資料。
上述於實施例2至8中之任一電晶體可以應用至包含在上述半導體記憶體裝置中之電晶體部份。
首先，參考圖9A及9B描述在實施例2至8中之電晶體被應用至半導體記憶體裝置之記憶體格。
該記憶體格包含位元線BL、字元線WL、感應放大器SAmp、電晶體Tr、及電容C(見圖9A)。
已知該保持在電容器中之電位，由於電晶體Tr的關斷電容，而大致隨時間降低，如圖9B所示。在某一時間段後，由V0原始充電至V1的電位係被降低至用以讀取資料1的限制之VA。此期間係被稱為保持期間T_1。當二階記憶體格時，需要在保持期間T_1內執行復新。
當描述於實施例2至8中之電晶體係被配署為電晶體Tr時，因為電晶體關斷狀態電流較小，所以保持期間T_1可以變長。即，復新操作的頻率可以降低；因此，功率消耗可以降低。例如，當記憶體格係使用電晶體被形成時，其中關斷狀態電流係小於或等於1×10^-21安，較佳小於或等於1×10^-24安時，則資料可以在沒有電源供應下保持幾天至幾十年。
如上所述，使用本發明之一實施例，可以提供具有高可靠度及低功率消耗的半導體記憶體裝置。
再者，包含在半導體記憶體裝置中之使用實施例2至8所述之任一電晶體的記憶體格係參考圖10A及10B加以描述。
圖10A為記憶體格的電路圖。記憶體格包含電晶體Tr_1、連接至電晶體Tr_1的閘極之閘極線GL_1、連接至電晶體Tr_1的源極之源極線SL_1；電晶體Tr_2，連接至電晶體Tr_2的源極線、連接至電晶體Tr_2的汲極的汲極線DL_2、電容C、連接至電容C的一端的電容線CL、及連接至電容C的另一端、電晶體Tr_1的汲極與電晶體Tr_2的閘極的節點N。
描述於此實施例之半導體記憶體格利用在電晶體Tr_2之視在臨限電壓的變化，這係取決於該節點N的電位。例如，圖10B顯示電容配線CL的電位V_CL與流經電晶體Tr_2的汲極電流I_{ds_2}間之關係。
節點N的電壓可以透過電晶體Tr_1控制。例如，源極線SL_1的電位被設定至V_DD。在此時，當閘極線GL_1的電壓被設定至高於或等於藉由將V_DD加至電晶體Tr_1的臨限電壓V_th的電位時，節點N的電位可以為高。再者，當閘極線GL_1的電位被設定為低於或等於電晶體Tr_1的臨限電壓V_th時，節點N的電位可以變成低。
因此，可以取得V_CL-I_{ds_}2曲線(N=低)或V_CL-I_{ds_}2(N=高)。即，當N=低時，I_{ds_}2於0伏的V_CL時為小；因此，資料0被儲存。再者，當N=高時，I_ds_2在0伏V_CL時為大時，因此，取得資料1。以此方式，資料可以被儲存。
因為實施例2至8中所述之電晶體的任一的關狀狀態電流可以極端地小，所以，如果電晶體被於此使用作為電晶體Tr_1，則累積在電晶體Tr_1的源極與汲極間之節點N的電荷的不經意洩漏可以被抑制。因此，資料可以保持更長久期間。
注意在實施例2至8中所述之任一電晶體也可以應用至電晶體Tr_2。
再者，包含在示於圖10A及10B中之半導體記憶體裝置中之記憶體格係參考圖11在沒有電容下加以描述。
圖11為記憶體格的電路圖。記憶體格包括電晶體Tr_1、連接至電晶體Tr_1的閘極的閘極線GL_1、連接至電晶體Tr_1的源極的源極線SL_1；電晶體Tr_2，連接至電晶體Tr_2的源極之源極線SL_2、連接至電晶體Tr_2的汲極之汲極線DL_2、電晶體Tr_2的閘極係連接至電晶體Tr_1的汲極，及節點N係連接至電晶體Tr_1的汲極與電晶體Tr_2的閘極。
當關斷電流之常閉電晶體係極端被使用作為電晶體Tr_1時，電荷可以被保持在節點N中，其係在電晶體Tr_1的汲極與電晶體Tr_2的閘極，而沒有電容。沒有電容的結構使其可能降低記憶體格的面積，使得使用記憶體格的記憶體的積集度可以較具有電容結構更增加。然而，當電晶體Tr_1為常閉或關斷狀態電流有點大時，電晶體Tr_1的臨限電壓可以藉由設一背閘、電晶體或二極體加以控制。
雖然包含四或五配線的半導體記憶體裝置係在此實施例中加以描述，但非揮發記憶體的結構並不限於此。例如，也可以使用一配線作為源極線SL_1及汲極線DL_2的結構。
如上所述，依據本發明之一實施例，可以取得一種半導體記憶體裝置，其具有長期高可靠度、低功率消耗及高積集度。
此實施例可以適當組合其他實施例加以實現。 (實施例11)
中央處理單元(CPU)可以使用包含氧化物半導體在主動層中的電晶體作為至少部份的CPU所形成。
圖12A為一方塊圖，顯示CPU的特定結構。示於圖12A之CPU包含算術邏輯單元(ALU)1191、ALU控制器1192、指令解碼器1193、中斷控制器1194、計時控制器1195、暫存器1196、暫存器控制器1197、匯流排介面(匯流排I/F)1198、可重寫ROM1199、及ROM介面(ROMI/F)1189在一基材1190之上。半導體基材、SOI基材、玻璃基材或類似物係被使用作為基材1190。可重寫ROM1199及ROM介面1189可以設在分離晶片上。明顯地，在圖12A中所示之CPU係只一例子，其中架構被簡化，及實質CPU可以取決於應用而有各種架構。
透過匯流排介面1198輸入至CPU的指令被輸入至指令解碼器1193並於其中解碼，然後，輸入ALU控制器1192、中斷控制器1194、暫存器控制器1197、及計時控制器1195。
ALU控制器1192、中斷控制器1194、暫存器控制器1197、及計時控制器1195依據解碼指令進行各種控制。明確地說，ALU控制器1192產生用以控制ALU1191操作的信號。於CPU執行程式時，中斷控制器1194來自外部輸入/輸出裝置或周邊電路係根據其優先權或遮罩狀態判斷中斷要求，並處理該要求。暫存器控制器1197產生暫存器1196的位址，並自該暫存器依據該CPU的狀態讀出/寫入資料。
計時控制器1195產生用以控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194、及暫存器控制器1197的操作時序的信號。例如，計時控制器1195包含內部時脈產生器，用以根據參考時鐘信號CLK1產生內部時脈信號CLK2，並供給該時脈信號CLK2至上述電路。
在圖12A中所示之CPU中，半導體記憶體裝置係設在暫存器1196中。於實施例10中所描述之半導體記憶體裝置可以被使用作為設在暫存器1196中之記憶體單元。
在示於圖12A中之CPU中，暫存器控制器1197依據來自ALU1191的指令，選擇保持在暫存器1196中之資料的運算。即，暫存器控制器1197選擇是否資料為反相元件或包含在暫存器1196中之記憶體元件中之電容所保持。當選擇為反相元件所保持的資料被選擇時，電源供給電壓係被供給至在暫存器1196中之記憶體元件。當為電容所保持資料被選擇時，資料被重寫於電容中，及供給電源電壓至暫存器1196中之記憶體元件可以停止。
電源供給可以藉由在記憶體元件群與被供給有電源電位V_DD或電源電位V_SS的節點間提供一切換元件，如圖12B或圖12C所示。示於圖12B及12C係被示於圖電路係被描述如下。
圖12B及12C各個顯示包含電晶體的記憶體電路的結構例，該電晶體包含氧化物半導體在主動層作為切換元件，用以控制供給至記憶體元件的電源供給電位。
示於圖12B中之記憶體裝置包括切換元件1141及記憶體元件群1143，其包含多數記憶體元件1142。明確地說，可以使用實施例5中之記憶體元件作為各個記憶體元件1142。包含在記憶體元件群1143中之各個記憶體元件1142係經由切換元件1141供給高位準電源供給電位V_DD。再者，包含在記憶體元件群1143中之各個記憶體元件1142係被供給信號IN的電位及低位準電源電位V_SS。
在圖12B中，描述於實施例2至8中之關斷電流係極端小的任一電晶體係被使用作為切換元件1141、及電晶體的切換係被供給至其閘極電極的信號SigA所控制。
注意圖12B顯示一結構，其中切換元件1141只包含一電晶體；然而，沒有對其限制，該切換元件1141可以包含多數電晶體。當切換元件1141包含作為切換元件之多數電晶體，該多數電晶體可以彼此並聯、串聯或並聯連接及串聯連接的組合。
雖然切換元件1141控制供給至包含在圖12B中之記憶體元件群1143中之各個記憶體元件1142的高位準電源電位V_DD，該切換元件1141可以控制低位準電源電位V_SS的供給。
在圖12C中，顯示一記憶體裝置例，其中包含在記憶體元件群1143中之各個記憶體元件1142係經由切換元件1141供給低位準電源電位V_SS。低位準電源電位V_SS的供給至包括在記憶體元件群1143中之各個記憶體元件1142可以為切換元件1141所控制。
當切換元件係設在記憶體元件群與被供給有電源電位V_DD或電源電位V_SS的節點之間，即使CPU的運算係暫時停止及電源電壓的供給被停止，資料仍可以被保持；因此，電力消耗可以被減少。明確地說，雖然個人電腦的使用者並未輸入資料至例如鍵盤的輸入裝置，但CPU的運算可以停止，使得電力消耗可以降低。
雖然CPU係被給定為例子，但電晶體也可以應用至例如數位信號處理器(DSP)的LSI、客製LSI、或場可程式閘陣列(FPGA)。
此實施例可以適當組合其他實施例實現。 (實施例12)
在此實施例中，其中應用有實施例2至11的任一的電子裝置的例子係加以描述。
圖13A顯示攜帶式資訊終端，其包括外殼9300、按鈕9301、麥克風9302、顯示器部份9303、喇叭9304、及攝影機9305、並具有行動電話的功能。本發明之一實施例可以應用至顯示器部份9303及攝影機9305。雖然未示出，本發明之一實施例可以應用至一算術單元、無線單元、或在主體內的記憶體電路。
圖13B顯示顯示器，其包含外殼9310及顯示器部份9311。本發明之一實施例可以應用至顯示器部份9311。當使用本發明之一實施例時，可以提供具有高顯示品質的顯示器，即使顯示器部份9311的大小增加。
圖13C顯示數位靜態相機，其包含外殼9320、按鈕9321、麥克風9322、及顯示器部份9323。本發明之一實施例可以應用至顯示器部份9323。雖然未示出，本發明之一實施例可以應用至記憶體電路或影像感應器。
藉由施加本發明之一實施例，電氣裝置的效能可以改良及電氣裝置的可靠度可以被改良。
此實施例可以適當組合其他實施例加以實現。 [實例1]
在此實例中，描述本發明一實施例之包含微孔隙之氧化物半導體膜。
用於此實例中使用之樣品具有一結構，其中氧化矽膜係被設在玻璃基材上及In-Ga-Zn-O膜係被設置氧化矽膜之上作為氧化物半導體膜。
氧化矽膜係被電漿CVD法以形成具有300nm的厚度。
氧化物半導體膜係被濺鍍形成具有30nm厚。其他條件係如下：In-Ga-Zn-O(In₂O₃：Ga₂O₃：ZnO=1：1：2[分子比]係被使用的靶材；用於膜形成的電功率被設定至500瓦(DC)，用於膜形成的壓力被設定至0.4Pa；用於膜形成的氣體為30sccm的氬及15sccm的氧；及在膜形成之基材溫度被設定為400℃。
圖21A及21B係為以穿透電子顯微鏡(TEM)取得之剖面觀察影像(四百萬倍率)；圖21A為在氧化物半導體膜被形成之後，隨後樣品的狀態影像；及圖21B為在氧化物半導體膜形成後在氮氣氛中1小時以650℃執行熱處理的樣品的影像。注意，由日立有限公司所製造之H-9000NAR係被使用作為TEM，及影像係以300kV的加速電壓觀察。
吾人發現，在膜形成後以650℃執行熱處理的樣品具有c-軸對準垂直於氧化物半導體膜的表面側。
圖22A及22B係為以TEM取得之剖面觀察影像(四百萬倍)；圖22A為樣品的影像，其中在氧化物半導體膜形成後加入N⁺離子；及圖22B為樣品的影像，其中在氧化物半導體膜形成後加入N⁺離子及在氮氣氛中以650℃執行熱處理1小時。在此實例中，藉由離子佈植法，N⁺離子係在以下條件下加入：N⁺離子的濃度為5.0×10¹⁶cm^-2；加速電壓為10kV；傾斜角為7℃；及旋轉角為72℃。
可以發現，兩樣品包括微孔隙，其有幾乎球形(以TEM取得之剖面觀察影像中之亮顯示部份)在氧化物半導體膜中。尤其，在氮氣氛中以650℃執行1小時的熱處理的樣品中，微孔隙的球部份可以清楚看到。再者，在氧化物半導體膜的表面側上，形成c-軸對準垂直表面，及可以在氧化物半導體膜中之微孔隙的附近中看到具有高結晶度的區域。與微孔隙接的周邊部份接觸的結晶部份為c軸對準與微孔隙的周邊部份接觸的表面的法線方向。
圖23A為以TEM(四百萬倍)取得之樣品的剖面觀察影像，其中在形成氧化物半導體膜後，N⁺離子加入及在氮氣氛中以650℃執行熱處理1小時。圖23B為以TEM(八百萬倍)取得之相同樣品的剖面觀察影像。
可以發現該樣品包含微孔隙，其在氧化物半導體膜中幾乎為球形。此樣品之微孔隙的周邊部份係更清楚觀察，其上在氮氣氛中執行熱處理。再者，在氧化物半導體膜中之表面側上，形成有對準垂直於表面的c-軸，及在該氧化物半導體膜中的微孔隙附近中看到高結晶度的區域。與微孔隙的周邊部份接觸的結晶部份為對準接觸微孔隙之周邊部份的表面的法線方向的c-軸。
再者，微孔隙係使用高角圓暗場掃描式穿透電子顯微鏡(HAADF-STEM)作更詳細觀察。日立掃描穿透電子顯微鏡HD-2700係被使用作為HAADF-STEM，及微孔隙係以200kV的加速電壓觀察。
圖24A為以HAADF-STEM(1.5百萬倍)取得之剖面觀察影像，其中N⁺離子係形成氧化物半導體膜後加入及在氮氣氛中以650℃執行熱處理1小時。藉由使用HAADF-STEM，樣品可以被觀察以加強階度。另外，在觀察部份中之In的分佈係為電子能量損失頻譜儀(EELS)檢測，及檢測部份被顯示於圖24B。
以相同方式，圖25A為以HAADF-STEM(1.5百萬倍)取得之樣品的剖面觀察影像，其中在形成氧化物半導體膜後加入N⁺離子，及在氧氣氛中以650℃執行熱處理1小時。再者，在觀察部份中之O的分佈係為EELS所檢測，及檢測部份係被顯示於圖25B。
以相同方式，圖26A為以HAADF-STEM(1.5百萬倍)取得之剖面觀察的樣品，其中在氧化物半導體膜形成後加入N⁺離子，及在氧氣氛中以650℃執行熱處理執行1小時。再者，在觀察部份中之N的分佈係為EELS所檢測，及檢測部份係被顯示於圖26B中。
依據圖24A及24B與圖25A及圖25B，吾人發現在氧化物半導體膜中之微孔隙係亮於周圍部份，及在氧化物半導體膜的主要成份In及O幾乎不包含。即，吾人發現微孔隙具有相較於周圍部或空白空間相較為低的密度。依據圖26A及26B，吾人發現較周圍部份為暗的微孔隙，及N係包含在微孔隙中。
再者，XPS係被使用以檢測包含在氧化物半導體膜中之加入N⁺的狀態。
圖27顯示包含沒有熱處理的樣品的頻譜5001、在氮氣氛中以300℃執行熱處理1小時的樣品的頻譜5002、在氮氣氛中以450℃執行熱處理1小時的樣品的頻譜5003、及在氮氣氛中以650℃執行熱處理1小時的樣品的頻譜5004的XPS頻譜。在所有樣品中，在加入N⁺離子至氧化物半導體膜後執行熱處理。
在圖27的所有頻譜中，在403eV的束縛能量附近出現的N₂或-NO_X的高峰，及在397eV束縛能量附近出現的金屬-N高峰。即，吾人發現N存在於N₂、-NO_X、或金屬-N束縛狀態中在加入有N⁺離子的樣品中。於此，依據圖24B及圖25B所示之In及O的分佈，吾人發現-NO_X及金屬-N的束縛幾乎不存在於微孔隙中，及N在微孔隙中存在作為N₂。
依據此實施例，吾人發現微孔隙係藉由將N⁺離子至氧化物半導體膜中，在氧化物半導體膜中形成微孔隙。另外，吾人發現N₂存在該微孔隙中。 [實例2]
在此例子中，描述當N⁺離子加入至氧化物半導體時H與N間之關係。
在此例子中所用之樣品使用具有一結構，其中In-Ga-Zn-O膜係在矽晶圓上形成作為氧化物半導體膜。
該氧化物半導體膜係藉由濺鍍法以形成具有300nm的厚度。其他條件係如下：In-Ga-Zn-O(In₂O₃：Ga₂O₃：ZnO=1：1：2[分子比]係形成作為靶材；膜形成的電功率係被設定為50瓦(DC)；膜形成的壓係係被設定為0.4Pa；用於膜形成的氣體為30sccm之氬及15sccm的氧；及在膜形成時之基材溫度被設定為200℃。
圖28A顯示樣品沒有熱處理以SIMS量測的深度方向的氫濃度的分佈(實線5011)及樣品在氫氣氛中以450℃執行熱處理1小時的氫濃度分佈(實線5012)。在兩樣品中，N⁺離子係在H⁺離子被加入後被加入。再者，圖28B顯不以SIMS量測沒有熱處理的樣品的深度方向中之氮濃度的分佈(實線5021)及樣品在氮氣氛中以450℃執行熱處理1小時的氮濃度的分佈(實線5022)。在兩樣品中，N⁺離子係在H⁺離子被加入後被加入。藉由離子佈植法，H⁺離子係在以下條件下加入：H⁺離子的濃度係為1.0×10¹⁶cm^-2；加速電壓為22kV；傾斜角為7℃；旋轉角為72℃。再者，藉由離子佈植法，N⁺離子以以下條件加入：N⁺離子的濃度為1.0×10¹⁶cm^-2；加速電壓為35kV；傾斜角為7℃，及旋轉角為72℃。
依據圖28B，在N⁺離子及H⁺離子被加入氧化物半導體膜後檢測氧化物半導體膜的深度方向中之氮濃度的分佈與在氮氛分中以450℃執行熱處理1小時後檢測氧化物半導體的深度方向中之氮濃度的分佈間有微小差異。另一方面，依據圖28A，在沒有熱處理的樣品中，氫濃度係在200nm附近深度有峰值，而在以450℃執行熱處理以氮氛氛中執行1小時的樣品中，氫濃度在70nm附近中之深度具有峰值。在70nm附近的深度的峰位置大約對應於在圖28B所示之深度方向中之氮濃度的峰位置。
圖29A及29B顯示與圖28A及28B不同的加入N⁺離子的濃度的例子。圖29A顯示H⁺離子係被加入氧化物半導體膜，然後，N⁺離子係被加入氧化物半導體膜，沒有熱處理的樣品(實線5013)及在氫氣氛中以450℃執行1小時的樣品(實線5014)以SIMS量測的深度方向中之氫濃度。再者，圖29B，在N⁺離子及H⁺離子加入至相同樣品後，沒有熱處理的樣品(實線5023)及在氮氣氛中之以450℃執行熱處理1小時的樣品(實線5024)的以SIMS量測深度方向中之氮濃度的分佈。藉由離子佈植法，H⁺離子係以H⁺離子以1.0×10¹⁶cm^-2的條件加入，及N⁺離子係以N⁺離子以5.0×10¹⁶cm^-2的濃度加入。對於其他加入條件，可以參考圖28A及28B的解釋。
依據圖29B，在N⁺離子及H⁺離子被加入至氧化物半導體膜後檢測氧化物半導體膜中之深度方向中之氮濃度的分佈與在氮氣氛中以450℃執行熱處理1小時後檢測氧化物半導體的深度方向中之氮濃度的分佈有很小差異。另一方面，依據圖29A，在沒有熱處理的樣品中，氫濃度在200nm附近的深度有峰值，及在氮氣氛中以450℃熱處理1小時的樣品，在70nm附近的深度有峰值。注意，此峰位置的氫濃度係高於圖28A及28B者。
依據此例子中，藉由將N⁺離子加入氧化物半導體膜並執行熱處理，吾人發現加入有N⁺離子加入氧化物半導體膜中之區域的氫濃度增加。
本案係根據於2011年3月18日申請於日本專利局之日本專利申請號2011-060152案，其整個內容係併入參考。
100‧‧‧基材
104‧‧‧閘極電極
105‧‧‧通道區域
106‧‧‧氧化物半導體膜
107a‧‧‧源極區域
107b‧‧‧汲極區域
112‧‧‧閘極絕緣膜
116‧‧‧一對電極
118‧‧‧層間絕緣膜
205‧‧‧通道區域
206‧‧‧氧化物半導體膜
207a‧‧‧源極區域
207b‧‧‧汲極區域
216‧‧‧一對電極
218‧‧‧層間絕緣膜
302‧‧‧基礎絕緣膜
304‧‧‧閘極電極
305‧‧‧通道區域
306‧‧‧氧化物半導體膜
307a‧‧‧源極區域
307b‧‧‧汲極區域
312‧‧‧閘極絕緣膜
316‧‧‧一對電極
404‧‧‧閘極電極
405a‧‧‧區域
405b‧‧‧區域
405c‧‧‧區域
406‧‧‧氧化物半導體膜
407a‧‧‧區域
407b‧‧‧區域
504‧‧‧閘極電極
505‧‧‧通道區域
506‧‧‧氧化物半導體膜
507a‧‧‧源極區域
507b‧‧‧汲極區域
512‧‧‧閘極絕緣膜
516‧‧‧一對電極
604‧‧‧閘極電極
605‧‧‧通道區域
606‧‧‧氧化物半導體膜
607a‧‧‧源極區域
607b‧‧‧汲極區域
612‧‧‧閘極絕緣膜
616‧‧‧一對電極
618‧‧‧層間絕緣膜
704‧‧‧閘極電極
705‧‧‧通道區域
706‧‧‧氧化物半導體膜
707a‧‧‧源極區域
707b‧‧‧汲極區域
712‧‧‧閘極絕緣膜
716‧‧‧一對電極
718‧‧‧層間絕緣膜
1141‧‧‧切換元件
1142‧‧‧記憶體元件
1143‧‧‧記憶體元件群
1189‧‧‧ROM介面
1190‧‧‧基材
1191‧‧‧ALU
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧計時控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面
1199‧‧‧ROM
2200‧‧‧像素
2210‧‧‧液晶元件
2220‧‧‧電容
2230‧‧‧電晶體
3006‧‧‧氧化物半導體膜
3010‧‧‧微孔隙
5001‧‧‧頻譜
5002‧‧‧頻譜
5003‧‧‧頻譜
5004‧‧‧頻譜
5011‧‧‧實線
5012‧‧‧實線
5013‧‧‧實線
5014‧‧‧實線
5021‧‧‧實線
5022‧‧‧實線
5023‧‧‧實線
5024‧‧‧實線
9300‧‧‧外殼
9301‧‧‧按鈕
9302‧‧‧麥克風
9303‧‧‧顯示器部份
9304‧‧‧喇叭
9305‧‧‧攝影機
9310‧‧‧外殼
9311‧‧‧顯示器部份
9320‧‧‧外殼
9321‧‧‧按鈕
9322‧‧‧麥克風
9323‧‧‧顯示器部份
在附圖中：圖1A至1C為依據本發明一實施例之電晶體的例子的俯視圖及剖面圖；圖2A至2C為依據本發明一實施例之電晶體的例子的俯視圖及剖面圖；圖3A至3C為依據本發明一實施例之電晶體的例子的俯視圖及剖面圖；圖4A至4C為依據本發明一實施例之電晶體的例子的俯視圖及剖面圖；圖5A至5C為依據本發明一實施例之電晶體的例子的俯視圖及剖面圖；圖6A至6C為依據本發明一實施例之電晶體的例子的俯視圖及剖面圖；圖7A至7C為依據本發明一實施例之電晶體的例子的俯視圖及剖面圖；圖8為包含依據本發明一實施例之電晶體的液晶顯示裝置例子的電路圖；圖9A及9B為包含依據本發明之一實施例之電晶體的半導體記憶體裝置的例子的電路圖與電氣特徵圖；圖10A及10B為包含依據本發明之一實施例之電晶體的半導體記憶體裝置的例子的電路圖及電氣特徵圖；圖11為包含依據本發明之一實施例之電晶體的半導體記憶體裝置的例子的電路圖；圖12A至12C為包含依據本發明之一實施例之電晶體的CPU的特定例之電路圖及CPU的各個部份顯示電路圖；圖13A至13C為各個包含為本發明之一實施例之半導體裝置的電子裝置例的透視圖；圖14A至14D為剖面圖，各個顯示依據本發明一實施例之電晶體的製造方法例；圖15A至15D為剖面圖，各個顯示依據本發明之一實施例之電晶體的製造方法例；圖16A至16D為剖面圖，各個顯示依據本發明之一實施例之電晶體的製造方法例；圖17A至17D為剖面圖，各個顯示依據本發明之一實施例之電晶體的製造方法例；圖18A至18D為剖面圖，各個顯示依據本發明之一實施例之電晶體的製造方法例；圖19A至19D為剖面圖，各個顯示依據本發明之一實施例之電晶體的製造方法例；圖20A至20D為剖面圖，各個顯示依據本發明之一實施例之電晶體的製造方法例；圖21A及21B為以TEM取得之剖面觀察影像；圖22A及22B為以TEM取得之剖面觀察影像；圖23A及23B為以TEM取得之剖面觀察影像；圖24A為以HAADF-SEM取得之剖面觀察影像，及圖24B為以EELS觀察之元件的分佈之剖面觀察影像；圖25A為以HAADF-STEM取得之剖面觀察影像，及圖25B為以EELS觀察之元件分佈的剖面觀察影像；圖26A為以HAADF-STEM取得之剖面觀察影像，及圖26B為以EELS觀察的元件分佈的剖面觀察影像；圖27顯示XPS頻譜；圖28A及28B為圖表，顯示以SIMS量測之深度方向中之氫及氮的濃度分佈；圖29A及29B為圖表，顯示以SIMS量測之深度方向中之氫及氮的濃度分佈；及圖30為氧化物半導體膜的剖面圖，其係為本發明之一實施例。
100‧‧‧基材
104‧‧‧閘極電極
105‧‧‧通道區域
106‧‧‧氧化物半導體膜
107a‧‧‧源極區域
107b‧‧‧汲極區域
112‧‧‧閘極絕緣膜
116‧‧‧一對電極
118‧‧‧層間絕緣膜

权利要求:
Claims (51)
[1] 一種氧化物半導體膜，包含：微孔隙，其中氮、氫及氧之至少之一係包含在該微孔隙中，及其中氮、氫及氧的之至少之一在該微孔隙中的濃度係高於在該氧化物半導體膜中之微孔隙的外部的氮、氫及氧的至少之一的濃度。
[2] 如申請專利範圍第1項所述之氧化物半導體膜，其中該微孔隙的直徑係大於或等於0.1nm及小於或等於10nm。
[3] 如申請專利範圍第1項所述之氧化物半導體膜，更包含結晶部份與該微孔隙的周邊部份接觸。
[4] 一種半導體裝置，包含：閘極電極；覆蓋該閘極電極的閘極絕緣膜；在該閘極絕緣膜之上的一對電極；及氧化物半導體膜與該閘極電極重疊，在其間設有該閘極絕緣膜，並部份接觸該對電極，包含通道區域、源極區域、及汲極區域，其中該源極區域及該汲極區域的密度係低於該通道區域的密度。
[5] 如申請專利範圍第4項所述之半導體裝置，其中該源極區域及該汲極區域包含具有濃度高於或等於1×10²⁰cm^-3及小於或等於3×10²²cm^-3的氫。
[6] 如申請專利範圍第5項所述之半導體裝置，其中在該通道區域中之氫濃度係低於5×10¹⁸cm³。
[7] 如申請專利範圍第4項所述之半導體裝置，其中該源極區域及該汲極區域包含微孔隙。
[8] 如申請專利範圍第7項所述之半導體裝置，其中該微孔隙包含氮、氫及氧之至少之一較該微孔隙外部者包含更多。
[9] 如申請專利範圍第7項所述之半導體裝置，其中該微孔隙之直徑係大於或等於0.1nm及小於或等於10nm。
[10] 如申請專利範圍第7項所述之半導體裝置，其中結晶部份係包含與該微孔隙周邊部份接觸。
[11] 一種半導體裝置，包含：氧化物半導體膜，包括通道區域、源極區域、及汲極區域；一對電極，部份與該氧化物半導體膜接觸；閘極絕緣膜，在該氧化物半導體膜之上；及重疊該氧化物半導體膜的閘極電極，其間設有該閘極絕緣膜，其中該源極區域及該汲極區域的密度係低於該通道區域的密度。
[12] 如申請專利範圍第11項所述之半導體裝置，其中該源極區域及該汲極區域包括具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氫。
[13] 如申請專利範圍第12項所述之半導體裝置，其中在該通道區域中之氫濃度係低於5×10¹⁸cm^-3。
[14] 如申請專利範圍第11項所述之半導體裝置，其中該源極區域及該汲極區域包含微孔隙。
[15] 如申請專利範圍第14項所述之半導體裝置，其中該微孔隙包括氮、氫及氧之至少之一，其較在該微孔隙之外包括者為多。
[16] 如申請專利範圍第14項所述之半導體裝置，其中該微孔隙的直徑係大於或等於0.1nm及小於或等於10nm。
[17] 如申請專利範圍第14項所述之半導體裝置，其中結晶部份係包括與該微孔隙的周邊部份接觸。
[18] 一種半導體裝置，包含：氧化物半導體膜，包括通道區域、源極區域、及汲極區域；在該氧化物半導體膜之上的閘極絕緣膜；與該通道區域重疊的閘極電極，其間設有該閘極絕緣膜；層間絕緣膜，在該閘極絕緣膜及該閘極電極之上；在該層間絕緣膜之上的一對電極，其中該閘極絕緣膜與該層間絕緣膜包含開口部份，曝露出該源極區域及該汲極區域，其中該對電極係與該源極區域及該汲極區域透過該等開口部份接觸，及其中該源極區域及該汲極區域之密度係低於該通道區域的密度。
[19] 如申請專利範圍第18項所述之半導體裝置，其中該源極區域及該汲極區域包括具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氫。
[20] 如申請專利範圍第19項所述之半導體裝置，其中在該通道區域中之氫濃度係低於5×10¹⁸cm^-3。
[21] 如申請專利範圍第18項所述之半導體裝置，其中該源極區域及該汲極區域包括微孔隙。
[22] 如申請專利範圍第21項所述之半導體裝置，其中該微孔隙包括氮、氫及氧至少之一，其較該微孔隙外側包括者多。
[23] 如申請專利範圍第21項所述之半導體裝置，其中該微孔隙之直徑係大於或等於0.1nm及小於或等於10nm。
[24] 如申請專利範圍第21項所述之半導體裝置，其中結晶部份係包括與該微孔隙的周邊部份接觸。
[25] 一種半導體裝置，包含：閘極電極；覆蓋該閘極電極的閘極絕緣膜；覆蓋該閘極電極的氧化物半導體膜，具有閘極絕緣膜內置於其間並包括通道區域、源極區域、及汲極區域；層間絕緣膜，包括開口部份曝露出該源極區域及該汲極區域並設在該閘極絕緣膜與該氧化物半導體膜之上；及一對電極，並與該氧化物半導體膜透過該開口部份接觸，其中該源極區域及該汲極區域的密度係低於該通道區域的密度。
[26] 如申請專利範圍第25項所述之半導體裝置，其中該源極區域及該汲極區域包括具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氫。
[27] 如申請專利範圍第26項所述之半導體裝置，其中在該通道區域中之氫濃度係低於5×10¹⁸cm^-3。
[28] 如申請專利範圍第25項所述之半導體裝置，其中該源極區域及該汲極區域包括微孔隙。
[29] 如申請專利範圍第28項所述之半導體裝置，其中該微孔隙包括氮、氫及氧的至少之一，其係較該微孔隙的外側包括者多。
[30] 如申請專利範圍第28項所述之半導體裝置，其中該微孔隙之直徑大於或等於0.1nm及小於或等於10nm。
[31] 如申請專利範圍第28項所述之半導體裝置，其中結晶部份包括與該微孔隙的周邊部份接觸。
[32] 一種半導體裝置，包含：氧化物半導體膜；一對電極，部份接觸該氧化物半導體膜；在該氧化物半導體膜之上的閘極絕緣膜；及重疊該氧化物半導體膜的閘極電極，其間設有該閘極絕緣膜，及未與該對電極重疊，其中未與該對電極與該閘極電極重疊的該氧化物半導體膜中之區域之密度係低於重疊該對電極或該閘極電極的區域的密度。
[33] 如申請專利範圍第32項所述之半導體裝置，其中該源極區域及該汲極區域包括具有濃度高於或等於1×10²⁰cm^-3及低於或等於3×10²²cm^-3的氫。
[34] 如申請專利範圍第33項所述之半導體裝置，其中在該通道區域中之氫濃度係低於5×10¹⁸cm^-3。
[35] 如申請專利範圍第32項所述之半導體裝置，其中該源極區域及該汲極區域包括微孔隙。
[36] 如申請專利範圍第35項所述之半導體裝置，其中該微孔隙包括氮、氫及氧之至少之一，其較在該微孔隙外側包括者多。
[37] 如申請專利範圍第35項所述之半導體裝置，其中該微孔隙的直徑係大於或等於0.1nm及小於或等於10nm。
[38] 如申請專利範圍第35項所述之半導體裝置，其中結晶部份包括與該微孔隙的周邊部份接觸。
[39] 一種半導體裝置之製造方法，該方法包含步驟：在基材上形成閘極電極；形成閘極絕緣膜，覆蓋該閘極電極；形成氧化物半導體膜在該閘極電極之上，其間設有該閘極絕緣膜；藉由加入氮、氧及氫之任一至部份的該氧化物半導體膜，形成微孔隙；形成一對電極，部份接觸該氧化物半導體膜；在該氧化物半導體膜與該對電極之上，形成層間絕緣膜；及在形成該層間絕緣膜後，以高於或等於200℃及低於或等於700℃的溫度執行熱處理。
[40] 一種半導體裝置的製造方法，該方法包含步驟：在基材上形成閘極電極；形成閘極絕緣膜，覆蓋該閘極電極；形成一對電極，在該閘極絕緣膜之上；形成氧化物半導體膜，部份接觸該對電極與設在該對電極之上；藉由加入氮、氧及氫之任一或更多者至一部份的該氧化物半導體膜，形成微孔隙；在該氧化物半導體膜與該對電極之上，形成層間絕緣膜；及在形成該層間絕緣膜後，以高於或等於200℃及低於或等於700℃的溫度執行熱處理。
[41] 一種半導體裝置的製造方法，該方法包含步驟：在基材上形成氧化物半導體膜；藉由加入氮、氧及氫之任一或更多至一部份的該氧化物半導體膜，形成微孔隙；形成一對電極，其係部份接觸該氧化物半導體膜；在該氧化物半導體膜與該對電極之上，形成一閘極絕緣膜；形成閘極電極與該氧化物半導體膜重疊，其間設有該閘極絕緣膜；及在形成該閘極電極後，以高於或等於200℃及低於或等於700℃的溫度，執行熱處理。
[42] 一種半導體裝置的製造方法，該方法包含步驟：在基材上形成一對電極；形成氧化物半導體膜，部份接觸該對電極並設在該對電極之上；藉由加入氮、氧及氫之任一或更多至一部份的該氧化物半導體膜，形成微孔隙；在氧化物半導體膜與該對電極之上，形成閘極絕緣膜；形成閘極電極重疊該氧化物半導體膜，其間設有該閘極絕緣膜；及在形成該閘極電極後，以高於或等於200℃及低於或等於700℃的溫度，執行熱處理。
[43] 一種半導體裝置的製造方法，該方法包含步驟：在基材上形成氧化物半導體膜；在該氧化物半導體膜之上，形成閘極絕緣膜；形成閘極電極重疊該氧化物半導體膜，其間有該閘極絕緣膜；藉由加入氮、氧及氫之任一或更多至一部份的該氧化物半導體膜，使用該閘極電極作為遮罩，形成微孔隙；在該閘極絕緣膜與該閘極電極之上，形成層間絕緣膜；在該閘極電極與該層間絕緣膜之中，形成曝露該氧化物半導體膜的開口部份；以高於或等於200℃及低於或等於700℃的溫度，執行熱處理；及形成一對電極，其係透過該開口部份與該氧化物半導體膜接觸。
[44] 一種半導體裝置的製造方法，該方法包含步驟：在基材上形成閘極電極；形成閘極絕緣膜，覆蓋該閘極電極；形成氧化物半導體膜在該閘極電極之上，其間設有閘極絕緣膜；藉由加入氮、氧及氫之任一或更多至一部份的該氧化物半導體膜，形成微孔隙；在該閘極絕緣膜與該氧化物半導體膜之上，形成層間絕緣膜；以高於或等於200℃及低於或等於700℃的溫度，執行熱處理；對層間絕緣膜，形成開口部份，曝露該氧化物半導體膜；及形成一對電極，透過該開口部份與該氧化物半導體膜接觸。
[45] 一種半導體裝置的製造方法，該方法包含步驟：形成氧化物半導體膜及一對電極，部份接觸該氧化物半導體膜；在該氧化物半導體膜與該對電極之上，形成閘極絕緣膜；形成閘極電極重疊該氧化物半導體膜，其間內置有該閘極絕緣膜，及並未與該對電極重疊；藉由加入氮、氧及氫之任一及更多至一部份該氧化物半導體膜，使用該對電極與該閘極電極作為遮罩，形成微孔隙；及以高於或等於200℃及低於或等於700℃之溫度，執行熱處理。
[46] 一種半導體裝置的製造方法，該方法包含步驟：在基材之上形成閘極電極；形成閘極絕緣膜，覆蓋該閘極電極；形成氧化物半導體膜，在該閘極電極之上，其間設有該閘極絕緣膜；藉由對該氧化物半導體膜執行離子佈植，降低該氧化物半導體膜的區域之密度；形成一對電極，部份與該氧化物半導體膜密度降低的區域接觸；形成層間絕緣膜在該氧化物半導體膜與該對電極之上；及在形成該層間絕緣膜後，以高於或等於200℃及低於或等於700℃的溫度執行熱處理，使得氫係被捕獲於該氧化物半導體膜密度降低的該區域中。
[47] 一種半導體裝置的製造方法，該方法包含步驟：在基材上形成閘極電極；形成閘極絕緣膜，覆蓋該閘極電極；在該閘極絕緣膜之上，形成一對電極；形成氧化物半導體膜部份與該對電極接觸並設在該對電極之上；藉由對該氧化物半導體膜的區域執行離子佈植，降低該氧化物半導體膜的該區域的密度；形成層間絕緣膜在該氧化物半導體膜與該對電極之上；及在形成該層間絕緣膜後，以高於或等於200℃及低於或等於700℃之溫度，執行熱處理，使得氫係被在該氧化物半導體膜的該密度被降低的該區域中被捕獲。
[48] 一種半導體裝置的製造方法，該方法包含步驟：在基材上形成氧化物半導體膜；藉由對該氧化物半導體膜的一區域執行離子佈植，降低該氧化物半導體膜的該區域的密度；形成一對電極，部份與該氧化物半導體膜密度降低的該區域接觸；形成閘極絕緣膜在該氧化物半導體膜與該對電極之上；形成閘極電極與該氧化物半導體膜重疊，其間設有該閘極絕緣膜；及在形成該閘極電極後，以高於或等於200℃及低於或等於700℃之溫度，執行熱處理，使得氫在該氧化物半導體膜的該密度被降低的該區域中被捕獲。
[49] 一種半導體裝置的製造方法，該方法包含步驟：在基材上形成一對電極；形成氧化物半導體膜，部份接觸該對電極並設在該對電極之上；藉由在該氧化物半導體膜的一區域執行離子佈植，降低該氧化物半導體膜的該區域的密度；形成閘極絕緣膜在該氧化物半導體膜與該對電極之上；形成閘極電極與該氧化物半導體膜重疊，其間設有該閘極絕緣膜；及在形成該閘極電極之後，以高於或等於200℃及低於或等於700℃之溫度，執行熱處理，使得氫係在該氧化物半導體膜的該密度被降低的該區域中被捕獲。
[50] 一種半導體裝置的製造方法，該方法包含步驟：在基材上形成氧化物半導體膜；在該氧化物半導體膜之上，形成閘極絕緣膜；形成閘極電極重疊該氧化物半導體膜，其間設有該閘極絕緣膜；藉由使用該閘極電極作為遮罩，對該氧化物半導體膜的一區域執行離子佈植，以降低該氧化物半導體膜的該區域的密度；在該閘極絕緣膜與該閘極電極之上，形成層間絕緣膜；在該閘極電極與該層間絕緣膜中，形成開口部份，以曝露出該氧化物半導體膜；以高於或等於200℃及低於或等於700℃的溫度，執行熱處理，使得氫係在該氧化物半導體膜的該密度被降低的區域被捕獲；及形成一對電極，透過該開口部份，接觸該氧化物半導體膜。
[51] 一種半導體裝置的製造方法，該方法包含步驟：在基材之上形成閘極電極；形成閘極絕緣膜，覆蓋該閘極電極；在該閘極電極之上，形成氧化物半導體膜，其間有該閘極絕緣膜；藉由對該氧化物半導體膜之一區域執行離子佈植，降低該氧化物半導體膜的該區域的密度；在該閘極絕緣膜與該氧化物半導體膜之上，形成層間絕緣膜；以高於或等於200℃及低於或等於700℃的溫度，執行熱處理，使得氫在該氧化物半導體膜的密度被降低的該區域中被捕獲；在該密度被降低的該區域中捕獲氫之後，對該層間絕緣膜形成一開口部份，曝露出該氧化物半導體膜；及形成一對電極，透過該開口部份，與該氧化物半導體膜接觸。

类似技术:

公开号 | 公开日 | 专利标题

TWI605519B|2017-11-11|氧化物半導體膜、半導體裝置、及半導體裝置的製造方法

JP6898495B2|2021-07-07|半導体装置

US9397225B2|2016-07-19|Semiconductor device and method for manufacturing the same

US9893195B2|2018-02-13|Method of manufacturing semiconductor device

KR102320341B1|2021-11-03|반도체 장치 및 반도체 장치의 제작 방법

US9012904B2|2015-04-21|Semiconductor device and method for manufacturing the same

TWI545775B|2016-08-11|半導體裝置及其製造方法

TWI541941B|2016-07-11|半導體裝置及其製造方法

US8841664B2|2014-09-23|Semiconductor device

US9082864B2|2015-07-14|Semiconductor device

JP6013676B2|2016-10-25|半導体装置及び半導体装置の作製方法

JP2012191185A|2012-10-04|半導体装置および半導体装置の作製方法

同族专利:

公开号 | 公开日

KR101995682B1|2019-07-02|

KR101900525B1|2018-09-19|

US8927982B2|2015-01-06|

US9379223B2|2016-06-28|

TWI605519B|2017-11-11|

US20150140730A1|2015-05-21|

US20120235137A1|2012-09-20|

JP2016225639A|2016-12-28|

KR20140025384A|2014-03-04|

JP5982142B2|2016-08-31|

US10109743B2|2018-10-23|

KR20180104776A|2018-09-21|

US20160284864A1|2016-09-29|

WO2012128030A1|2012-09-27|

JP2012212874A|2012-11-01|

JP6378721B2|2018-08-22|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

JPS6360339B2|1977-01-31|1988-11-24|||

JPH0244259B2|1987-02-24|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho||

US5371380A|1992-04-15|1994-12-06|Canon Kabushiki Kaisha|Si- and/or Ge-containing non-single crystalline semiconductor film with an average radius of 3.5 A or less as for microvoids contained therein and a microvoid density 1×10.sup. or less|

JP2835798B2|1992-04-15|1998-12-14|キヤノン株式会社|非単結晶シリコン半導体|

JP3298974B2|1993-03-23|2002-07-08|電子科学株式会社|昇温脱離ガス分析装置|

JP3479375B2|1995-03-27|2003-12-15|科学技術振興事業団|亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法|

KR100394896B1|1995-08-03|2003-11-28|코닌클리케 필립스 일렉트로닉스 엔.브이.|투명스위칭소자를포함하는반도체장치|

JP3625598B2|1995-12-30|2005-03-02|三星電子株式会社|液晶表示装置の製造方法|

JP4170454B2|1998-07-24|2008-10-22|Ｈｏｙａ株式会社|透明導電性酸化物薄膜を有する物品及びその製造方法|

JP2000150861A|1998-11-16|2000-05-30|Tdk Corp|酸化物薄膜|

JP3276930B2|1998-11-17|2002-04-22|科学技術振興事業団|トランジスタ及び半導体装置|

US6586802B2|1999-01-14|2003-07-01|Mitsubishi Denki Kabushiki Kaisha|Semiconductor device|

US6362082B1|1999-06-28|2002-03-26|Intel Corporation|Methodology for control of short channel effects in MOS transistors|

TW460731B|1999-09-03|2001-10-21|Ind Tech Res Inst|Electrode structure and production method of wide viewing angle LCD|

JP4089858B2|2000-09-01|2008-05-28|国立大学法人東北大学|半導体デバイス|

KR20020038482A|2000-11-15|2002-05-23|모리시타 요이찌|박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널|

JP3997731B2|2001-03-19|2007-10-24|富士ゼロックス株式会社|基材上に結晶性半導体薄膜を形成する方法|

JP2002289859A|2001-03-23|2002-10-04|Minolta Co Ltd|薄膜トランジスタ|

JP3716755B2|2001-04-05|2005-11-16|株式会社日立製作所|アクティブマトリクス型表示装置|

JP4090716B2|2001-09-10|2008-05-28|雅司川崎|薄膜トランジスタおよびマトリクス表示装置|

JP3925839B2|2001-09-10|2007-06-06|シャープ株式会社|半導体記憶装置およびその試験方法|

WO2003040441A1|2001-11-05|2003-05-15|Japan Science And Technology Agency|Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film|

JP4083486B2|2002-02-21|2008-04-30|独立行政法人科学技術振興機構|ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法|

JP4209619B2|2002-02-28|2009-01-14|株式会社半導体エネルギー研究所|半導体装置の作製方法|

CN1445821A|2002-03-15|2003-10-01|三洋电机株式会社|ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法|

JP3933591B2|2002-03-26|2007-06-20|淳二城戸|有機エレクトロルミネッセント素子|

US7339187B2|2002-05-21|2008-03-04|State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University|Transistor structures|

JP2004022625A|2002-06-13|2004-01-22|Murata Mfg Co Ltd|半導体デバイス及び該半導体デバイスの製造方法|

US7105868B2|2002-06-24|2006-09-12|Cermet, Inc.|High-electron mobility transistor with zinc oxide|

CA2473825A1|2002-07-11|2004-01-22|Sumitomo Electric Industries, Ltd.|Porous semiconductor and process for producing the same|

JP4164562B2|2002-09-11|2008-10-15|独立行政法人科学技術振興機構|ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ|

US7067843B2|2002-10-11|2006-06-27|E. I. Du Pont De Nemours And Company|Transparent oxide semiconductor thin film transistors|

JP4166105B2|2003-03-06|2008-10-15|シャープ株式会社|半導体装置およびその製造方法|

JP2004273732A|2003-03-07|2004-09-30|Sharp Corp|アクティブマトリクス基板およびその製造方法|

JP4108633B2|2003-06-20|2008-06-25|シャープ株式会社|薄膜トランジスタおよびその製造方法ならびに電子デバイス|

US7262463B2|2003-07-25|2007-08-28|Hewlett-Packard Development Company, L.P.|Transistor including a deposited channel region having a doped portion|

JP4100351B2|2004-02-09|2008-06-11|セイコーエプソン株式会社|薄膜トランジスタの製造方法|

US7282782B2|2004-03-12|2007-10-16|Hewlett-Packard Development Company, L.P.|Combined binary oxide semiconductor device|

US7297977B2|2004-03-12|2007-11-20|Hewlett-Packard Development Company, L.P.|Semiconductor device|

US7145174B2|2004-03-12|2006-12-05|Hewlett-Packard Development Company, Lp.|Semiconductor device|

EP2413366B1|2004-03-12|2017-01-11|Japan Science And Technology Agency|A switching element of LCDs or organic EL displays|

US7211825B2|2004-06-14|2007-05-01|Yi-Chi Shih|Indium oxide-based thin film transistors and circuits|

US7575979B2|2004-06-22|2009-08-18|Hewlett-Packard Development Company, L.P.|Method to form a film|

JP2006100760A|2004-09-02|2006-04-13|Casio Comput Co Ltd|薄膜トランジスタおよびその製造方法|

US7285501B2|2004-09-17|2007-10-23|Hewlett-Packard Development Company, L.P.|Method of forming a solution processed device|

US7298084B2|2004-11-02|2007-11-20|3M Innovative Properties Company|Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes|

WO2006051995A1|2004-11-10|2006-05-18|Canon Kabushiki Kaisha|Field effect transistor employing an amorphous oxide|

AU2005302963B2|2004-11-10|2009-07-02|Cannon Kabushiki Kaisha|Light-emitting device|

US7453065B2|2004-11-10|2008-11-18|Canon Kabushiki Kaisha|Sensor and image pickup device|

US7829444B2|2004-11-10|2010-11-09|Canon Kabushiki Kaisha|Field effect transistor manufacturing method|

US7791072B2|2004-11-10|2010-09-07|Canon Kabushiki Kaisha|Display|

US7863611B2|2004-11-10|2011-01-04|Canon Kabushiki Kaisha|Integrated circuits utilizing amorphous oxides|

US7601984B2|2004-11-10|2009-10-13|Canon Kabushiki Kaisha|Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator|

KR20060074233A|2004-12-27|2006-07-03|삼성전자주식회사|광전셀 및 그 제조방법|

US7579224B2|2005-01-21|2009-08-25|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing a thin film semiconductor device|

US7858451B2|2005-02-03|2010-12-28|Semiconductor Energy Laboratory Co., Ltd.|Electronic device, semiconductor device and manufacturing method thereof|

US7948171B2|2005-02-18|2011-05-24|Semiconductor Energy Laboratory Co., Ltd.|Light emitting device|

US20060197092A1|2005-03-03|2006-09-07|Randy Hoffman|System and method for forming conductive material on a substrate|

US8681077B2|2005-03-18|2014-03-25|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device, and display device, driving method and electronic apparatus thereof|

US7544967B2|2005-03-28|2009-06-09|Massachusetts Institute Of Technology|Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications|

US7645478B2|2005-03-31|2010-01-12|3M Innovative Properties Company|Methods of making displays|

US8300031B2|2005-04-20|2012-10-30|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element|

JP2006344849A|2005-06-10|2006-12-21|Casio Comput Co Ltd|薄膜トランジスタ|

US7402506B2|2005-06-16|2008-07-22|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|

US7691666B2|2005-06-16|2010-04-06|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|

US7507618B2|2005-06-27|2009-03-24|3M Innovative Properties Company|Method for making electronic devices using metal oxide nanoparticles|

KR100711890B1|2005-07-28|2007-04-25|삼성에스디아이 주식회사|유기 발광표시장치 및 그의 제조방법|

JP2007059128A|2005-08-23|2007-03-08|Canon Inc|有機ｅｌ表示装置およびその製造方法|

JP4850457B2|2005-09-06|2012-01-11|キヤノン株式会社|薄膜トランジスタ及び薄膜ダイオード|

JP4280736B2|2005-09-06|2009-06-17|キヤノン株式会社|半導体素子|

JP2007073705A|2005-09-06|2007-03-22|Canon Inc|酸化物半導体チャネル薄膜トランジスタおよびその製造方法|

JP5116225B2|2005-09-06|2013-01-09|キヤノン株式会社|酸化物半導体デバイスの製造方法|

KR100786498B1|2005-09-27|2007-12-17|삼성에스디아이 주식회사|투명박막 트랜지스터 및 그 제조방법|

JP5078246B2|2005-09-29|2012-11-21|株式会社半導体エネルギー研究所|半導体装置、及び半導体装置の作製方法|

JP5064747B2|2005-09-29|2012-10-31|株式会社半導体エネルギー研究所|半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法|

EP1995787A3|2005-09-29|2012-01-18|Semiconductor Energy Laboratory Co, Ltd.|Semiconductor device having oxide semiconductor layer and manufacturing method therof|

JP5037808B2|2005-10-20|2012-10-03|キヤノン株式会社|アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置|

DE102005054219B4|2005-11-14|2011-06-22|Infineon Technologies AG, 81669|Verfahren zum Herstellen eines Feldeffekttransistors und Feldeffekttransistor|

CN101707212B|2005-11-15|2012-07-11|株式会社半导体能源研究所|半导体器件及其制造方法|

US7867636B2|2006-01-11|2011-01-11|Murata Manufacturing Co., Ltd.|Transparent conductive film and method for manufacturing the same|

JP4977478B2|2006-01-21|2012-07-18|三星電子株式会社|ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法|

US7576394B2|2006-02-02|2009-08-18|Kochi Industrial Promotion Center|Thin film transistor including low resistance conductive thin films and manufacturing method thereof|

US7977169B2|2006-02-15|2011-07-12|Kochi Industrial Promotion Center|Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof|

JP5110803B2|2006-03-17|2012-12-26|キヤノン株式会社|酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法|

KR20070101595A|2006-04-11|2007-10-17|삼성전자주식회사|ＺｎＯＴＦＴ|

JP5128172B2|2006-04-28|2013-01-23|株式会社半導体エネルギー研究所|半導体装置の作製方法|

EP1850374A3|2006-04-28|2007-11-21|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

US20070252928A1|2006-04-28|2007-11-01|Toppan Printing Co., Ltd.|Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof|

JP5028033B2|2006-06-13|2012-09-19|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|

US7491575B2|2006-08-02|2009-02-17|Xerox Corporation|Fabricating zinc oxide semiconductor using hydrolysis|

JP4999400B2|2006-08-09|2012-08-15|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|

JP4609797B2|2006-08-09|2011-01-12|Ｎｅｃ液晶テクノロジー株式会社|薄膜デバイス及びその製造方法|

JP4332545B2|2006-09-15|2009-09-16|キヤノン株式会社|電界効果型トランジスタ及びその製造方法|

JP4274219B2|2006-09-27|2009-06-03|セイコーエプソン株式会社|電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置|

JP5164357B2|2006-09-27|2013-03-21|キヤノン株式会社|半導体装置及び半導体装置の製造方法|

US7622371B2|2006-10-10|2009-11-24|Hewlett-Packard Development Company, L.P.|Fused nanocrystal thin film semiconductor and method|

US7772021B2|2006-11-29|2010-08-10|Samsung Electronics Co., Ltd.|Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays|

JP2008140684A|2006-12-04|2008-06-19|Toppan Printing Co Ltd|カラーｅｌディスプレイおよびその製造方法|

JP5105842B2|2006-12-05|2012-12-26|キヤノン株式会社|酸化物半導体を用いた表示装置及びその製造方法|

KR101303578B1|2007-01-05|2013-09-09|삼성전자주식회사|박막 식각 방법|

US8207063B2|2007-01-26|2012-06-26|Eastman Kodak Company|Process for atomic layer deposition|

KR100851215B1|2007-03-14|2008-08-07|삼성에스디아이 주식회사|박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치|

US7795613B2|2007-04-17|2010-09-14|Toppan Printing Co., Ltd.|Structure with transistor|

KR101325053B1|2007-04-18|2013-11-05|삼성디스플레이 주식회사|박막 트랜지스터 기판 및 이의 제조 방법|

KR20080094300A|2007-04-19|2008-10-23|삼성전자주식회사|박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이|

KR101334181B1|2007-04-20|2013-11-28|삼성전자주식회사|선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법|

JP2008277326A|2007-04-25|2008-11-13|Canon Inc|アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ|

WO2008133345A1|2007-04-25|2008-11-06|Canon Kabushiki Kaisha|Oxynitride semiconductor|

KR101345376B1|2007-05-29|2013-12-24|삼성전자주식회사|ＺｎＯ 계 박막 트랜지스터 및 그 제조방법|

US20080296567A1|2007-06-04|2008-12-04|Irving Lyn M|Method of making thin film transistors comprising zinc-oxide-based semiconductor materials|

JP5354999B2|2007-09-26|2013-11-27|キヤノン株式会社|電界効果型トランジスタの製造方法|

JP2009129958A|2007-11-20|2009-06-11|Oki Semiconductor Co Ltd|半導体装置及びその製造方法|

JP5201967B2|2007-12-10|2013-06-05|株式会社半導体エネルギー研究所|半導体基板の作製方法および半導体装置の作製方法|

JP5215158B2|2007-12-17|2013-06-19|富士フイルム株式会社|無機結晶性配向膜及びその製造方法、半導体デバイス|

KR100936874B1|2007-12-18|2010-01-14|삼성모바일디스플레이주식회사|박막 트랜지스터의 제조 방법 및 박막 트랜지스터를구비하는 유기전계발광 표시 장치의 제조 방법|

JP5467728B2|2008-03-14|2014-04-09|富士フイルム株式会社|薄膜電界効果型トランジスタおよびその製造方法|

US8017045B2|2008-04-16|2011-09-13|Electronics And Telecommunications Research Institute|Composition for oxide semiconductor thin film and field effect transistor using the composition|

JP4623179B2|2008-09-18|2011-02-02|ソニー株式会社|薄膜トランジスタおよびその製造方法|

JP5430113B2|2008-10-08|2014-02-26|キヤノン株式会社|電界効果型トランジスタ及びその製造方法|

JP5451280B2|2008-10-09|2014-03-26|キヤノン株式会社|ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置|

KR101642384B1|2008-12-19|2016-07-25|가부시키가이샤 한도오따이 에네루기 켄큐쇼|트랜지스터의 제작 방법|

FR2942073B1|2009-02-10|2011-04-29|Soitec Silicon On Insulator|Procede de realisation d'une couche de cavites|

JP5617174B2|2009-02-27|2014-11-05|大日本印刷株式会社|トランジスタ素子の製造方法|

JP5796760B2|2009-07-29|2015-10-21|Ｎｌｔテクノロジー株式会社|トランジスタ回路|

WO2011013502A1|2009-07-31|2011-02-03|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

CN102473735B|2009-07-31|2015-08-12|株式会社半导体能源研究所|半导体装置及其制造方法|

WO2011013523A1|2009-07-31|2011-02-03|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing the same|

CN102473734B|2009-07-31|2015-08-12|株式会社半导体能源研究所|半导体装置及其制造方法|

KR102057299B1|2009-07-31|2019-12-18|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 디바이스 및 그 형성 방법|

WO2011043163A1|2009-10-05|2011-04-14|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

KR102153034B1|2009-12-04|2020-09-07|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치|

KR102111309B1|2009-12-25|2020-05-15|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 제작 방법|

WO2013005380A1|2011-07-01|2013-01-10|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|WO2013005380A1|2011-07-01|2013-01-10|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

US9419146B2|2012-01-26|2016-08-16|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing the same|

US8860023B2|2012-05-01|2014-10-14|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|

KR102044971B1|2013-02-12|2019-11-15|삼성디스플레이 주식회사|박막 트랜지스터 기판 및 이의 제조 방법|

JP6117124B2|2013-03-19|2017-04-19|富士フイルム株式会社|酸化物半導体膜及びその製造方法|

KR102184673B1|2013-08-14|2020-12-01|삼성디스플레이 주식회사|유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법|

JP6231825B2|2013-09-11|2017-11-15|株式会社半導体エネルギー研究所|半導体装置|

JP2015065202A|2013-09-24|2015-04-09|株式会社東芝|半導体素子、表示装置、半導体素子の製造方法及び表示装置の製造方法|

US20150155313A1|2013-11-29|2015-06-04|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|

WO2015115330A1|2014-01-31|2015-08-06|独立行政法人物質・材料研究機構|薄膜トランジスタ、酸化物半導体、およびその製造方法|

CN104167448B|2014-08-05|2017-06-30|京东方科技集团股份有限公司|薄膜晶体管及其制备方法、阵列基板和显示装置|

CN107706242B|2016-08-09|2021-03-12|元太科技工业股份有限公司|晶体管及其制造方法|

JP6828449B2|2017-01-17|2021-02-10|株式会社デンソー|半導体装置およびその製造方法|

US11187948B2|2018-12-20|2021-11-30|Sharp Kabushiki Kaisha|Substrate for display device and display device|

法律状态:
2021-08-11| MM4A| Annulment or lapse of patent due to non-payment of fees|

优先权:

申请号 | 申请日 | 专利标题

JP2011060152||2011-03-18||

[返回顶部]